過(guò)去，半導(dǎo)體行業(yè)一直關(guān)注的兩個(gè)目標(biāo)是縮小體積和提高速率。近 40年來(lái)，對(duì)這些目標(biāo)的追求促使行業(yè)發(fā)展符合摩爾定律，性能和電路密度每18個(gè)月翻倍。導(dǎo)致技術(shù)高速發(fā)展，蘊(yùn)育了計(jì)算機(jī)革命、互聯(lián)網(wǎng)革命以及現(xiàn)在的無(wú)線(xiàn)通信革命。但同時(shí)也為此付出了代價(jià)。一種代價(jià)是物理上的。工藝技術(shù)上的每進(jìn)步都使得芯片晶體管的“關(guān)斷”電流增加，也就是待機(jī)功耗在增加。另一代價(jià)是金錢(qián)。每一工藝節(jié)點(diǎn)的開(kāi)發(fā)成本呈指數(shù)增加。

　　在芯片設(shè)計(jì)中FPGA的優(yōu)勢(shì)是節(jié)約成本

　　65nm和后續(xù)工藝節(jié)點(diǎn)上需要考慮的是合理的資金分配，而ASIC設(shè)計(jì)方法成本高，預(yù)期收益回報(bào)較低。設(shè)計(jì)人員應(yīng)認(rèn)真考慮使用現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)。這些器件解決了當(dāng)今設(shè)計(jì)人員面臨的功耗問(wèn)題，有較好的ROI。

　　FPGA設(shè)計(jì)的研發(fā)成本要比ASIC低幾個(gè)數(shù)量級(jí)，開(kāi)發(fā)人員設(shè)計(jì)FPGA時(shí)，不用面對(duì)數(shù)百萬(wàn)美元的模板成本，不需要在晶體管級(jí)單元布局布線(xiàn)上的技能，也不需要昂貴的自動(dòng)設(shè)計(jì)工具和工藝庫(kù)。

　　FPGA的可編程能力還避免了今后大量的研發(fā)開(kāi)支。在產(chǎn)品生命周期中，如果需要在已有設(shè)計(jì)中加入新功能，對(duì)FPGA重新進(jìn)行編程便可以簡(jiǎn)單地實(shí)現(xiàn)功能改進(jìn)。而對(duì)ASIC設(shè)計(jì)進(jìn)行微小的改動(dòng)也需要在新模板上投入大量人力物力。

　　認(rèn)識(shí)到可編程優(yōu)點(diǎn)的開(kāi)發(fā)人員可能會(huì)考慮基于處理器的ASIC設(shè)計(jì)方法。在這一方面，F(xiàn)PGA同樣具有優(yōu)勢(shì)。可編程邏輯在實(shí)現(xiàn)功能上效率要比軟件高得多，和基于處理器的設(shè)計(jì)相比，不但降低了功耗，而且提高了任務(wù)執(zhí)行速度。在基于處理器的設(shè)計(jì)中，F(xiàn)GPA的確經(jīng)常被用作硬件加速器。

　　各種客戶(hù)群大量采用FPGA，使FPGA的產(chǎn)效在消費(fèi)類(lèi)設(shè)計(jì)上和大批量ASIC水平相當(dāng)。量產(chǎn)也使得FPGA供應(yīng)商有足夠的收益來(lái)切實(shí)投入研發(fā)。結(jié)果， FPGA在體系結(jié)構(gòu)、設(shè)計(jì)和工藝上是目前的技術(shù)，足以和的ASIC進(jìn)行競(jìng)爭(zhēng)。而且，研發(fā)上的投入也保證了FPGA成為功能更強(qiáng)大、質(zhì)量更好的可靠器件。

　　對(duì)量產(chǎn)的預(yù)測(cè)已經(jīng)得到證實(shí)。在過(guò)去幾年中，F(xiàn)PGA的收益超出了半導(dǎo)體市場(chǎng)的總體水平，而且有加速發(fā)展的趨勢(shì)，原因在于芯片技術(shù)的復(fù)雜度越來(lái)越高，業(yè)界大量應(yīng)用降低了對(duì)產(chǎn)品量產(chǎn)的預(yù)期。所有因素都對(duì)FPGA更加有利，而非ASIC。

　　隨著半導(dǎo)體技術(shù)在65nm上的突破，人們?cè)絹?lái)越關(guān)心功耗和開(kāi)發(fā)成本問(wèn)題。使用這些技術(shù)的芯片物理設(shè)計(jì)遇到了更多的挑戰(zhàn)，ASIC設(shè)計(jì)方法實(shí)現(xiàn)起來(lái)更加困難。設(shè)計(jì)人員轉(zhuǎn)向基于FPGA的設(shè)計(jì)后，能夠從芯片物理設(shè)計(jì)難題中抽身而出，讓FPGA公司去解決這些問(wèn)題，把精力集中在應(yīng)用和系統(tǒng)設(shè)計(jì)的能力以及價(jià)值定位上。

　　基于FPGA的芯片設(shè)計(jì)方法

　　1、基于FPGA的電路設(shè)計(jì)流程如下：邏輯設(shè)計(jì)—網(wǎng)表設(shè)計(jì)—FPGA的初始布局—自動(dòng)布局—自動(dòng)布線(xiàn)—產(chǎn)生加載FPGA的配置位圖。

　　2、基于FPGA的芯片設(shè)計(jì)的設(shè)計(jì)方法：

　　(1) 選擇適當(dāng)型號(hào)的芯片，以提高性能和價(jià)格比。

　　(2) 邏輯設(shè)計(jì)中盡可能采用適合于FPGA特性的電路，充分、高效、合理地利用FPGA資源。由于門(mén)陣列芯片固有的特點(diǎn)，即資源的數(shù)量及種類(lèi)固定，因此在電路設(shè)計(jì)中應(yīng)采用相應(yīng)的對(duì)策，以便揚(yáng)長(zhǎng)避短，充分發(fā)揮FPGA芯片的功效，基于以上考慮，以下兩點(diǎn)顯得尤為必要。一點(diǎn)是充分利用單元庫(kù)中提供的宏單元，另一點(diǎn)是盡可能地減少邏輯設(shè)計(jì)中的線(xiàn)網(wǎng)長(zhǎng)度和數(shù)量，這里所說(shuō)的線(xiàn)網(wǎng)長(zhǎng)度，指的是該線(xiàn)網(wǎng)所連接的邏輯單元的數(shù)量的總和。

　　(3) 精心布局，以提高整個(gè)系統(tǒng)的性能。

　　(4) 手工調(diào)整布線(xiàn)，充分利用長(zhǎng)線(xiàn)資源，確保設(shè)計(jì)出的芯片滿(mǎn)足設(shè)計(jì)需求。與自動(dòng)布局一樣，自動(dòng)布線(xiàn)系統(tǒng)布出的線(xiàn)業(yè)經(jīng)常存在著明顯的不合理，對(duì)布線(xiàn)進(jìn)行人工干預(yù)也是十分必要的。

　　(5) 運(yùn)用自動(dòng)布局布線(xiàn)工具、布出具有同樣功能的多塊芯片。

　　XILINX基于FPGA的芯片設(shè)計(jì)整體解決方案

　　通過(guò)縮短開(kāi)發(fā)產(chǎn)品和將它們推向市場(chǎng)所需的時(shí)間，Xilinx 可編程邏輯解決方案能夠幫助電子設(shè)備制造商將風(fēng)險(xiǎn)降至水平。

　　您能夠以比傳統(tǒng)方法（如掩模編程的、固定邏輯門(mén)陣列）快得多的速度設(shè)計(jì)和驗(yàn)證 Xilinx 可編程器件中獨(dú)特的電路。并且，因?yàn)?Xilinx 器件是只需要進(jìn)行編程的標(biāo)準(zhǔn)產(chǎn)品，所以您無(wú)需等待原型，也無(wú)需支付大量的非經(jīng)常性工程（NRE）成本。

　　解決方案的軟件部分對(duì)于每個(gè)設(shè)計(jì)項(xiàng)目的成功而言都是至關(guān)重要的。Xilinx 軟件解決方案提供了功能強(qiáng)大的工具，從而能夠簡(jiǎn)化利用可編程邏輯進(jìn)行設(shè)計(jì)的步驟。按鈕設(shè)計(jì)流程、集成式在線(xiàn)幫助、多媒體輔導(dǎo)資料和高性能自動(dòng)與自動(dòng)交互式工具能夠幫您獲得結(jié)果。并且，業(yè)界廣泛的可編程邏輯技術(shù)和 EDA 集成選項(xiàng)可以提供無(wú)可比擬的設(shè)計(jì)靈活性。

　　的芯片產(chǎn)品、先進(jìn)的軟件解決方案和的技術(shù)支持造就了 Xilinx 解決方案。

　　專(zhuān)題闡述

　　本專(zhuān)題首先介紹了FPGA在芯片設(shè)計(jì)領(lǐng)域的優(yōu)勢(shì)及這其中的一些關(guān)鍵技術(shù)，在舉例說(shuō)明了它的應(yīng)用特點(diǎn)之后，以XILINX在芯片設(shè)計(jì)領(lǐng)域的重點(diǎn)產(chǎn)品和整體解決方案做為收尾，使讀者從基礎(chǔ)理論知識(shí)到具體的應(yīng)用實(shí)踐都有清晰的了解，同時(shí)也對(duì)基于FPGA 的芯片設(shè)計(jì)過(guò)程的認(rèn)識(shí)更加融會(huì)貫通。