摘要： 從ADC 的輸入信號及時鐘源的自身參數(shù)著手， 主要分析了輸入信號幅值、頻率、采樣頻率對時鐘抖動及ADC 信噪比的影響，根據(jù)ADC 手冊數(shù)據(jù)提供的信息給出了時鐘抖動的計算方法， 并對計算結(jié)果和實際測量結(jié)果進(jìn)行分析比較，進(jìn)一步提出了減少時鐘抖動方法。

　　隨著信息產(chǎn)業(yè)的快速發(fā)展， 對A/D、D/A 的性能要求越來越高。目前， 針對高速、高ADC 的研究很活躍。采樣時鐘是ADC 變換電路的基本要素， 對電路設(shè)計者來講，ADC 時鐘電路采用的時鐘方案、時鐘類型、時鐘電壓等級、時鐘抖動都是在實際電路設(shè)計時必須予以考慮的問題。采樣時鐘的抖動是一個短期的、非積累性變量， 表示數(shù)字信號的實際定時位置與其理想位置的時間偏差。時鐘抖動會使ADC 的內(nèi)部電路錯誤地觸發(fā)采樣時間， 結(jié)果造成模擬輸入信號在幅度上的誤采樣， 從而惡化ADC 的信噪比， 采樣時鐘的抖動對高速、高ADC 性能的影響也不可忽視。

　　圖1 所示是一種典型的ADC 時鐘電路， 高速ADC，例如ADS5500 ， 經(jīng)常采用這種時鐘結(jié)構(gòu)。本文針對圖1所示時鐘電路， 分析其內(nèi)部時鐘的參數(shù)對ADC 性能的影響， 分析結(jié)果為外部時鐘電路設(shè)計提供參考。

圖1 一種典型的ADC 時鐘電路

　　1 抖動與Ain、fin、fS的關(guān)系

　　時鐘信號啟動采樣保持器進(jìn)行采樣之前， 采樣保持電路的內(nèi)部開關(guān)處于閉合狀態(tài)， 電容電壓跟蹤模擬輸入信號的變化， 時鐘信號的一個邊沿到來時開關(guān)打開， 電容電壓保持為該時刻的值。如圖2 所示，該時刻的電壓值為垂直虛線所對應(yīng)的值， 在△t 的采樣時間內(nèi)， 產(chǎn)生了一個采樣電壓誤差△V， 該瞬時誤差就是時鐘抖動Jitter ，采樣電壓誤差的大小取決于輸入電壓波形。如果沒有其他噪聲信號， 根據(jù)圖2 可以計算出抖動電壓的大小和信噪比。如果圖1 的輸入信號為幅值為Ain、頻率為fin的正弦波， 則采樣電壓的時鐘抖動Jitter正比于輸入電壓在該時刻的斜率和采樣時間。則一個周期的時鐘抖動Jitter 有效值的平方σ2 為：

全文PDF：