摘要：為了減小射頻LDMOS器件中場極板寄生電容，提出一種具有分布式源場極板結(jié)構(gòu)的射頻LDMOS器件，給出了器件結(jié)構(gòu)及工藝流程。借助微波EDA軟件AWR對場極板進行了三維電磁仿真優(yōu)化設(shè)計。仿真及測試結(jié)果表明!所設(shè)計的分布式源場極板結(jié)構(gòu)在不影響器件擊穿電壓的條件下，能有效減小LDMOS器件寄生電容!提升器件增益#效率及線性度等射頻性能。

　　0.引言

　　由于具有高功率增益#高效率及低成本等優(yōu)點，射頻LDMOS（lateral diffused metal oxide semicONductor transistor）器件被廣泛應(yīng)用于移動通信基站、雷達、導(dǎo)航等領(lǐng)域。為了提高LDMOS擊穿電壓!增大輸出功率，采用了各種各樣的改進結(jié)構(gòu)，如SUPER-JUNCTION、漂移區(qū)變摻雜、RESURF和表面形成G降場層技術(shù)等，其中為常用且簡單有效的工藝方法就是在漂移區(qū)上部使用金屬場極板。場極板電容作為LDMOS器件寄生電容的主要組成部分,是決定器件功率增益及截止頻率的一個重要因素。

　　為了解決常規(guī)金屬場極板結(jié)構(gòu)LDMOS（CFP-LDMOS）器件寄生電容大的缺點!本文提出分布式金屬源場極板結(jié)構(gòu)LDMOS器件(DFP-LDMOS)分布式源場極板結(jié)構(gòu)在工藝上易于實現(xiàn),并在不影響器件擊穿電壓的前提下,能有效減小器件寄生電容,提升器件射頻性能。

　　1.器件結(jié)構(gòu)及工藝流程

　　圖1所示為射頻LDMOS器件剖面圖，本文所設(shè)計的DFP-LLDMOS器件以傳統(tǒng)LDMOS器件結(jié)構(gòu)為基本框架，并應(yīng)用了分布式金屬源場極板技術(shù)。

圖1 射頻LDMOS器件剖面圖

全文PDF：