TMS320C5402的語音信號壓縮存儲系統(tǒng)實現(xiàn)
出處:楊明遠,何 穎 發(fā)布于:2011-07-16 10:16:09
混沌在信號處理、通信和控制領(lǐng)域的應(yīng)用也日漸廣泛。一般認為,在通信領(lǐng)域,混沌信號代替?zhèn)鹘y(tǒng)的正弦信號作信息載體有以下優(yōu)勢:其一是混沌信號的寬頻特性可以實現(xiàn)某種意義上的擴頻;其二是混沌信號的類似噪聲難以預(yù)測,而這一特點正好可為信息的保密傳輸提供保證。隨著多媒體信息技術(shù)和網(wǎng)絡(luò)技術(shù)的高速發(fā)展,數(shù)字語音壓縮技術(shù)的應(yīng)用領(lǐng)域越來越廣泛,尤其在可視電話、IP網(wǎng)絡(luò)電話、數(shù)字蜂窩移動通信、綜合業(yè)務(wù)數(shù)字網(wǎng)、公共交換電話網(wǎng)和話音存儲轉(zhuǎn)發(fā)系統(tǒng)等領(lǐng)域中,需要在保證語音一定質(zhì)量的前提下盡可能降低其編碼比特率,便于在有限的傳輸帶寬內(nèi)讓出更多的信道用于傳送圖像、文檔、計算機文件和其他數(shù)據(jù)流。
1 語音信號壓縮原理
μ/A律壓縮解壓編碼是國際電報電話協(xié)會CCITT(Consultative Committee for International Telegraph and Telephone)早推出的G.711語音壓縮解壓編碼。
A律壓擴的數(shù)學(xué)解析式為:

式中:y為輸出信號;x為輸入信號;A為壓縮系數(shù)。
由上式得知,小信號時為線性特性,大信號時近似為對數(shù)特性。A律可用13段折線逼近,便于用數(shù)字電路實現(xiàn)13段折線的壓縮特性如圖1所示。圖1分段為x取正值時的情況,而x取負值時,壓擴特性與x取正值成奇對稱,在正8段和負8段中,正1、2段和負1、2段斜率相同,合為一段。

在進行A律壓縮時,采樣后的12 bit數(shù)據(jù),默認其位為符號位,壓縮時要保持位即符號位不變,原數(shù)據(jù)的后11 bit要壓縮成7 bit.這7 bit碼由3 bit段落碼和4 bit段內(nèi)碼組成。壓縮變換后的數(shù)據(jù)根據(jù)后11 bit數(shù)據(jù)大小決定。具體的編碼表如表1所示。

2 系統(tǒng)硬件接口設(shè)計
本系統(tǒng)實現(xiàn)的是G.711標準A律壓縮編碼的語音處理過程。語音采集與輸出模塊采用TI公司推出的一款高性能的立體聲音頻Codec芯片TLC320AD50C,內(nèi)置輸入和輸出放大器,且對輸入和輸出都具有可編程增益調(diào)節(jié)。
2.1 模擬接口設(shè)計
模擬信號輸入電路如圖2所示。語音信號放大器經(jīng)過前端放大器TLC2272ACD放大、帶通濾波、單輸入信號轉(zhuǎn)換為差分信號后,送入AD50C的A/D轉(zhuǎn)換器的差分輸入端(INP和INM)。A/D轉(zhuǎn)換器將輸入的模擬信號轉(zhuǎn)換為以二進制補碼表示的數(shù)字信號。

模擬信號輸出電路如圖3所示。經(jīng)D/A轉(zhuǎn)換、內(nèi)部低通濾波恢復(fù)的模擬信號從AD50C的OUTP管腳輸出,外部放大濾波電路選用LM356運算放大器。

2.2 數(shù)字接口的設(shè)計
TLC320AD50C就是一種具有許多優(yōu)良特性的模擬接口電路芯片,該芯片可廣泛用于各種電路,尤其是應(yīng)用在DSP領(lǐng)域中。AD50芯片采用過采樣 - 技術(shù),可進行A/D和D/A的高分辨率、低速信號轉(zhuǎn)換。該器件同時還包括兩個串行同步轉(zhuǎn)換電路,在DAC之前有一個內(nèi)插濾波器,而在后面有一個抽取濾波器。AD50中的可選項和電路配置可以通過串行口進行編程, AD50配置位可進行軟件編程,該器件中共有七個數(shù)據(jù)和控制寄存器可供使用。
TLC320AD50C支持與TMS320C5402無縫對接,接口電路如圖4所示。將TLC320AD50C設(shè)置成主動工作模式,輸入主時鐘MCLK為8.192 MHz,采樣頻率選擇為8 kHz,內(nèi)部PLL使能(控制寄存器4中的N=8)[2].通過寄存器設(shè)置,將TMS320C5402的FSX、FSR、CLKR、CLKX配置為外部輸人,TLC320AD50C的SCLK配置為內(nèi)部產(chǎn)生。數(shù)據(jù)接收/發(fā)送幀同步信號、移位時鐘信號均由TLC320AD50C產(chǎn)生,串行口的接收/發(fā)送過程受TLC320AD50C的控制。

3 系統(tǒng)軟件接口設(shè)計
系統(tǒng)程序流程圖如圖5所示,軟件設(shè)計工作主要包括以下幾方面:

(1)TMS320VC5402串口的初始化。首先將DSP串口0復(fù)位,再對串口0的寄存器進行編程,使DSP串口工作在以下狀態(tài):以SPI模式運行,每幀一相,每相一個字,每字16 bit,幀同步脈沖低電平有效,并且?guī)叫盘柡鸵莆粫r鐘信號由外部產(chǎn)生。
(2)AD50C初始化。該初始化操作過程包括通過TMS320C5402的同步串口發(fā)送2串16 bit數(shù)字信息到AD50C.串為0000 0000 0000 0001B,有效位(bits0)為1,說明下一個要傳輸?shù)臄?shù)據(jù)字屬于次通信。第二個數(shù)據(jù)用來對AD50C的4個控制寄存器的某一個進行配置。15~11位為0,10~8位為所選寄存器地址值,7~0位為所選中寄存器的編程值。通過對4個可編程控制寄存器編程,使AD50C工作在以下狀態(tài):選擇INP/INM為工作模擬輸入,15+1 bit ADC和15+1 bit DAC模式,不帶從機,采樣頻率為8 kHz,模擬信號輸入和輸出放大增益均為0 dB[4].4個寄存器初始化需要4個主通信和次通信。
(3)壓擴算法的實現(xiàn)。TMS320C5402內(nèi)部的緩沖串口(McBSPs)帶有硬件實現(xiàn)的μ律和A律壓縮解壓,用戶只需要在相應(yīng)寄存器中進行設(shè)置就可以了,本系統(tǒng)通過軟件編程來完成線性碼轉(zhuǎn)換成A律。在主程序中通過A/D抽樣量化得到線性編碼,再由編碼表通過軟件計算得到8 bit A律編碼,其中位為符號位,第6 bit到第4 bit為段落碼,低4 bit為段內(nèi)碼。將8 bit的壓縮結(jié)果存儲到系統(tǒng)RAM中進行緩存,根據(jù)抽樣率、語音存儲時間以及系統(tǒng)RAM的容量設(shè)置語音存儲緩沖區(qū)的大小,待緩沖區(qū)存滿后,將緩沖區(qū)內(nèi)的數(shù)據(jù)進行解壓縮,然后輸出到SPEAKER接口輸出。
4 系統(tǒng)實驗結(jié)果
硬件調(diào)試成功后,使錄音時間達到5 s左右。通過CCS觀察數(shù)據(jù)圖形,圖6為壓縮前的語音信號波形,圖7為壓縮后的語音信號波形;通過回放,試聽解壓后語音信號無明顯失真。實驗結(jié)果說明系統(tǒng)成功實現(xiàn)了語音信號的壓縮存儲。


本文所介紹的MS320C5402與TLC320AD50C的組成語音壓縮存儲系統(tǒng),接口電路簡單,編程方便,且程序代碼已在CCS3.1開發(fā)環(huán)境上得到驗證。
版權(quán)與免責(zé)聲明
凡本網(wǎng)注明“出處:維庫電子市場網(wǎng)”的所有作品,版權(quán)均屬于維庫電子市場網(wǎng),轉(zhuǎn)載請必須注明維庫電子市場網(wǎng),http://hbjingang.com,違反者本網(wǎng)將追究相關(guān)法律責(zé)任。
本網(wǎng)轉(zhuǎn)載并注明自其它出處的作品,目的在于傳遞更多信息,并不代表本網(wǎng)贊同其觀點或證實其內(nèi)容的真實性,不承擔此類作品侵權(quán)行為的直接責(zé)任及連帶責(zé)任。其他媒體、網(wǎng)站或個人從本網(wǎng)轉(zhuǎn)載時,必須保留本網(wǎng)注明的作品出處,并自負版權(quán)等法律責(zé)任。
如涉及作品內(nèi)容、版權(quán)等問題,請在作品發(fā)表之日起一周內(nèi)與本網(wǎng)聯(lián)系,否則視為放棄相關(guān)權(quán)利。
- ARM技術(shù)架構(gòu)與應(yīng)用開發(fā)實踐指南2026/1/6 10:40:19
- 嵌入式實時操作系統(tǒng)(RTOS)選型與移植技術(shù)指南2025/12/31 10:42:31
- 工業(yè)嵌入式系統(tǒng):通信接口技術(shù)選型與抗干擾設(shè)計實踐2025/12/15 14:36:53
- 深入解析嵌入式 OPENAMP 框架:開啟異核通信新時代2025/7/22 16:27:29
- 一文快速了解OPENWRT基礎(chǔ)知識2025/7/14 16:59:04









