JTAG仿真器也稱(chēng)為JTAG調(diào)試器，是通過(guò)ARM芯片的JTAG邊界掃描口進(jìn)行調(diào)試的設(shè)備。JTAG仿真器比較便宜，連接比較方便，通過(guò)現(xiàn)有的JTAG邊界掃描口與ARMCPU核通信，屬于完全非插入式（即不使用片上資源）調(diào)試，它無(wú)需目標(biāo)存儲(chǔ)器，不占用目標(biāo)系統(tǒng)的任何端口，而這些是駐留監(jiān)控軟件所必需的。另外，由于JTAG調(diào)試的目標(biāo)程序是在目標(biāo)板上執(zhí)行，仿真更接近于目標(biāo)硬件，因此，許多接口問(wèn)題，如高頻操作限制、AC和DC參數(shù)不匹配，電線長(zhǎng)度的限制等被化了。使用集成開(kāi)發(fā)環(huán)境配合JTAG仿真器進(jìn)行開(kāi)發(fā)是目前采用多的一種調(diào)試方式。

　　目前針對(duì)嵌入式系統(tǒng)開(kāi)發(fā)的調(diào)試工具品種繁多，如ARM公司的AXD debugger軟件與Mutil-ICE仿真器等。但是大部分嵌入式調(diào)試工具價(jià)格過(guò)高，因此設(shè)計(jì)實(shí)現(xiàn)一種速度快、性能穩(wěn)定、價(jià)格低廉、易于實(shí)現(xiàn)的ARM調(diào)試工具是十分必要的。

　　1 ARM JTAG調(diào)試原理

　　ARM（AdvancedRISCMachines）處理器是Acorn計(jì)算機(jī)有限公司面向低預(yù)算市場(chǎng)設(shè)計(jì)的款RISC微處理器。更早稱(chēng)作AcornRISCMachine）。ARM處理器本身是32位設(shè)計(jì)，但也配備16位指令集。一般來(lái)講比等價(jià)32位代碼節(jié)省達(dá)35%,卻能保留32位系統(tǒng)的所有優(yōu)勢(shì)。ARM的Jazelle技術(shù)使Java加速得到比基于軟件的Java虛擬機(jī)（JVM）高得多的性能，和同等的非Java加速核相比功耗降低80%.CPU功能上增加DSP指令集提供增強(qiáng)的16位和32位算術(shù)運(yùn)算能力，提高了性能和靈活性。

　　ARM典型的調(diào)試系統(tǒng)結(jié)構(gòu)如圖1所示。調(diào)試系統(tǒng)包括調(diào)試主機(jī)、仿真器和調(diào)試目標(biāo)。

　　調(diào)試主機(jī)是一臺(tái)運(yùn)行調(diào)試軟件（例如ADS）的計(jì)算機(jī)。調(diào)試主機(jī)可以發(fā)出高層的調(diào)試命令，例如設(shè)置斷點(diǎn)、訪問(wèn)內(nèi)存等。

　　仿真器用來(lái)將調(diào)試主機(jī)發(fā)出的高層調(diào)試命令轉(zhuǎn)換為底層的ARM JTAG調(diào)試命令。因?yàn)槟繕?biāo)機(jī)無(wú)法識(shí)別調(diào)試主機(jī)發(fā)送來(lái)的命令，因此就需要仿真器將調(diào)試主機(jī)發(fā)出的高層調(diào)試命令轉(zhuǎn)換為底層的ARM JTAG調(diào)試命令。在整個(gè)調(diào)試系統(tǒng)中起到重要的作用，其性能也決定了整個(gè)調(diào)試系統(tǒng)性能。

　　2 方案設(shè)計(jì)

　　本文提出了一種采用PHILIPS公司的ARM7芯片LPC2148設(shè)計(jì)，具有USB2.0通信方式、高速穩(wěn)定的ARM仿真器實(shí)現(xiàn)方案，如圖2所示。

　　守護(hù)進(jìn)程接收從IDE集成開(kāi)發(fā)環(huán)境發(fā)送來(lái)的調(diào)試命令，將其通過(guò)USB總線轉(zhuǎn)發(fā)到ARM仿真器，ARM仿真器再將調(diào)試命令轉(zhuǎn)換成JTAG格式的信號(hào)并發(fā)送到I/O口，從而控制調(diào)試目標(biāo)執(zhí)行特定的操作，達(dá)到調(diào)試的目的。同理，從調(diào)試目標(biāo)返回的數(shù)據(jù)，先經(jīng)過(guò)ARM仿真器的譯碼，再經(jīng)過(guò)守護(hù)進(jìn)程返回到IDE開(kāi)發(fā)環(huán)境，從而形成一個(gè)完整的調(diào)試系統(tǒng)。

　　3 硬件電路設(shè)計(jì)

　　本設(shè)計(jì)的特點(diǎn)是采用了LPC2148作為主控芯片。該芯片內(nèi)部集成了ARM7TDMI-S微控制器和完全兼容USB2.0的設(shè)備控制器，支持32個(gè)物理（16個(gè)邏輯）端點(diǎn)；支持控制、批量、中斷和同步端點(diǎn)；所有端點(diǎn)都有一個(gè)雙向的DMA通道。因?yàn)樾酒瑑?nèi)部集成了USB控制器，大大降低了電路板的設(shè)計(jì)難度和開(kāi)發(fā)成本。其硬件電路框圖如圖3所示。

　　（1）本機(jī)JTAG調(diào)試電路

　　為了便于調(diào)試和燒寫(xiě)程序，將芯片LPC2148的JTAG接口接到一個(gè)20引腳的標(biāo)準(zhǔn)JTAG插口。本設(shè)計(jì)中使用引腳P0.8、P0.9、P0.10、P0.12、P0.14作為外部JTAG接口，盡量不用有其他接口功能的引腳，如P0.11、P0.14接口與I2C接口SCL1、SDA1功能復(fù)用，以便于將來(lái)的硬件升級(jí)。為了增強(qiáng)帶負(fù)載能力，使用一片74HC244芯片，同時(shí)為了盡量兼容大部分ARM開(kāi)發(fā)板上的不同JTAG插口，本設(shè)計(jì)提供了一個(gè)20引腳的JTAG插口和一個(gè)14引腳的JTAG插口。

　　（2）USB電路（包括供電電路）

　　USB接口電路如圖4所示。為了使LPC2148的軟件可以更靈活地控制USB設(shè)備與主機(jī)之間的連接，本接口電路使用P0.31（只能使用該引腳）來(lái)實(shí)現(xiàn)SoftConnect特性。當(dāng)P0.31輸出低電平時(shí)，D+線通過(guò)電阻上拉到VDD3.3,通知USB主機(jī)：USB設(shè)備與其建立連接；當(dāng)P0.31輸出高電平時(shí)，D+線斷開(kāi)與VDD3.3的連接，通知USB主機(jī)：USB設(shè)備已經(jīng)斷開(kāi)與USB主機(jī)的連接。

　　Q1選用的是P溝道MOS管，而不選用普通的PNP三極管，因?yàn)镸OS管是電壓驅(qū)動(dòng)型，驅(qū)動(dòng)電流幾乎為0;而普通的PNP三極管是電流驅(qū)動(dòng)，需要一定的驅(qū)動(dòng)電流。導(dǎo)通時(shí)，P0.31_P17有可能被拉低，LPC2148要求該引腳在復(fù)位引腳為低電平期間不能被拉低，否則JTAG口將被禁止，因此必須選用P溝道的MOS管。LPC2148的P0.23引腳為USB設(shè)備控制器，用于檢測(cè)USB總線是否插入檢測(cè)引腳。

　　PNP型三極管發(fā)射極電位，集電極電位。按結(jié)構(gòu)分，可分為NPN型三極管和PNP型三極管。 PNP是共陰極，即兩個(gè)PN結(jié)的N結(jié)相連做為基極，另兩個(gè)P結(jié)分別做集電極和發(fā)射極；電路圖里標(biāo)示為箭頭朝內(nèi)的三極管。對(duì)于NPN管，它是由2塊N型半導(dǎo)體中間夾著一塊P型半導(dǎo)體所組成，發(fā)射區(qū)與基區(qū)之間形成的PN結(jié)稱(chēng)為發(fā)射結(jié)，而集電區(qū)與基區(qū)形成的PN結(jié)稱(chēng)為集電結(jié)，三條引線分別稱(chēng)為發(fā)射極e、基極b和集電極c.

　　4 仿真器固件程序設(shè)計(jì)

　　仿真器LPC2148芯片中的固件程序?qū)崿F(xiàn)的功能包括：通過(guò)USB與上位機(jī)軟件進(jìn)行通信，并將上位機(jī)發(fā)送過(guò)來(lái)的、經(jīng)過(guò)封裝的USB數(shù)據(jù)流轉(zhuǎn)換為JTAG信號(hào)，并終送到相應(yīng)的引腳或者將相應(yīng)引腳的數(shù)據(jù)經(jīng)過(guò)封裝后，通過(guò)USB傳送到PC機(jī)中。圖5為應(yīng)用程序的流程圖。

　　主函數(shù)首先將作為JTAG接口使用的5個(gè)引腳設(shè)置成相應(yīng)屬性，并完成USB設(shè)備初始化，配置中斷向量、開(kāi)中斷，然后進(jìn)入無(wú)限循環(huán)函數(shù)。

　　無(wú)限循環(huán)函數(shù)首先處理USB事件，如USB控制傳輸、USB總線復(fù)位等。然后判斷標(biāo)志位是否收到數(shù)據(jù)，如果未收到則繼續(xù)執(zhí)行無(wú)限循環(huán)；如果收到了數(shù)據(jù)，則將數(shù)據(jù)從端點(diǎn)緩沖區(qū)讀出，再交給數(shù)據(jù)處理函數(shù)處理。數(shù)據(jù)處理函數(shù)按照上位機(jī)程序?qū)?shù)據(jù)封裝方式進(jìn)行解析，根據(jù)解析的命令（讀取TDI、寫(xiě)TMS或TDO等），通過(guò)分支處理跳到相應(yīng)的處理函數(shù)。在這個(gè)過(guò)程中如果上位機(jī)要讀取調(diào)試目標(biāo)數(shù)據(jù)，可將相應(yīng)的值按同樣格式進(jìn)行封裝，然后通過(guò)USB發(fā)送到上位機(jī)。數(shù)據(jù)封裝格式如圖6所示。

　　C語(yǔ)言定義的命令碼如下：

　　#define UNKOWN_COMMAND 0x00//未知指令

　　#define PORT_DIRECTION 0x01   //設(shè)置端口方向?yàn)檩斎牖蜉敵?/P>

　　#define PORT_SET 0x02  //將JTAG端口的引腳都設(shè)為高電平

　　#define PORT_GET 0x03 //讀JTAG端口的引腳數(shù)據(jù)

　　#define PORT_SETBIT  0x04  //設(shè)置JTAG端口的某一位為1,由DATA[0]中數(shù)據(jù)決定設(shè)置的具體位數(shù)

　　#define PORT_GETBIT  0x05//讀取JTAG端口的某一位為1,由DATA[0]中數(shù)據(jù)決定讀取的具體位數(shù)

　　#define WRITE_TDI 0x06//寫(xiě)TDI信號(hào)命令

　　#define READ_TDO 0x07   //讀TDO信號(hào)命令

　　#define WRITE_AND_READ 0x08//讀寫(xiě)指令，對(duì)TDI寫(xiě)一位，對(duì)TDO一位

　　#define WRITE_TMS 0x09  //寫(xiě)TMS信號(hào)命令

　　#define WRITE_TMS_CHAIN 0x0A  //寫(xiě)TMS掃描鏈命令

　　本仿真器經(jīng)實(shí)際測(cè)試速度穩(wěn)定在30 KB/s左右，具有單步、全速、設(shè)置斷點(diǎn)（兩個(gè)硬斷點(diǎn)和無(wú)數(shù)軟斷點(diǎn)）等功能。本文提出了一種具有硬件電路設(shè)計(jì)簡(jiǎn)單、價(jià)格低廉、調(diào)試速度快的ARM仿真器設(shè)計(jì)方案，是取代傳統(tǒng)并口方式ARM仿真器的一種確實(shí)可行的方案。