配合網(wǎng)絡(luò)演進的步伐，提供滿足運營商布網(wǎng)需求的3G基站，已經(jīng)成為今天業(yè)界關(guān)注的熱點。從2G到3G、從窄帶到寬帶，人們對于通信業(yè)務(wù)需求的增長，推動著移動通信產(chǎn)業(yè)實現(xiàn)了重要的飛躍。與此同時，業(yè)務(wù)需求也是基站更新?lián)Q代的根本驅(qū)動力，GSM基站經(jīng)歷的三個發(fā)展階段就很好地證明了這一點。階段的GSM基站，設(shè)備集成度低、設(shè)備耗電大、功放效率低、能提供的容量有限，并且產(chǎn)品形式單一，只有室內(nèi)宏蜂窩基站。隨著移動用戶數(shù)的不斷增多和話務(wù)量的不斷提高，階段的基站難以滿足運營商用戶規(guī)模不斷擴大的需求。因此，經(jīng)過3到5年時間，借助微電子技術(shù)，第二階段基站設(shè)備實現(xiàn)了高度集成，不僅耗電量低、功放效率高，而且單機柜的系統(tǒng)容量也得到很大提升。該階段基站產(chǎn)品形式開始極大豐富，除了常用的室內(nèi)宏蜂窩基站外，還有室外一體化基站、室內(nèi)微蜂窩基站和直放站等。隨著數(shù)據(jù)業(yè)務(wù)需求的出現(xiàn)，第二階段基站通過部分硬件更換和軟件升級的方式，發(fā)展到第三階段基站，具備了支持GPRS/EDGE、半速率、小區(qū)定位等功能，同時設(shè)備向更高的集成度和更大的容量發(fā)展。

　　3G以提供高速數(shù)據(jù)業(yè)務(wù)為目的，相應(yīng)地也對基站提出了面向業(yè)務(wù)、性能提升、可靈活部署、可平滑演進的要求。為了滿足運營商高性能、高可靠、低成本、快速建網(wǎng)和布網(wǎng)靈活等需求，基站加快了技術(shù)創(chuàng)新步伐，高效率功放技術(shù)、多載波技術(shù)、IP技術(shù)等被廣泛采用，基站產(chǎn)品也具有了高度集成化、模塊化、多形態(tài)化等特征。本文僅就TMS320C6416的硬件結(jié)構(gòu)及其在3G基站上行鏈路基帶處理中的應(yīng)用做一介紹。

　　1 TMS320C6416硬件結(jié)構(gòu)

　　TMS320C6416的硬件結(jié)構(gòu)如圖1所示。內(nèi)部包括一個DSP內(nèi)核、數(shù)據(jù)Cache、程序Cache、二級存儲器、增強型DMA控制器（EDMA）、Vterbi譯碼協(xié)處理器（VCP）、Turbo譯碼協(xié)處理器（TCP）；對外接口包括兩個外部存儲器接口（EMIFA和EMIFB）、主機接口（HPI）、PCI接口、UTOPIA接口、多通道緩沖串口（McBSP）。

　　DSP內(nèi)核采用超長指令字（VLIW）體系結(jié)構(gòu)，有8個功能單元、64個32bit通用寄存器。一個時鐘周期同時執(zhí)行8條指令，運算能力可達到4800MIPS（每秒百萬條指令），支持8/16/32/64bit的數(shù)據(jù)類型。兩個乘法累加單元一個時鐘周期可同時執(zhí)行4組16×16bit乘法或8組8×8bit乘法，每個功能單元在硬件上都增加了附加功能，增強了指令集的正交性。除此之外還增加了一些指令用以削減代碼長度和增加寄存器的靈活性。TMS320C6416以后版本的主頻可升級到1.1GHz.

　　為使數(shù)據(jù)能保持對超快速DSP內(nèi)核的供給，TMS320C6416采用了兩級超高速緩存器，即16Kbyte的數(shù)據(jù)Cache、16Kbyte的程序Cache和1024Kbyte的數(shù)據(jù)和程序統(tǒng)一內(nèi)存。為了達到更大的擴展，1024Kbyte內(nèi)存中的256Kbyte存儲空間可設(shè)置用作二級Cache.

　　在內(nèi)存和外設(shè)接口（EMIFA接口、EMIFB接口、HPI或PCI接口、McBSP串口、UTOPIA接口等）之間所有的數(shù)據(jù)傳輸都由EDMA來處理。TMS320C6416的EDMA共有64個通道，每個通道的優(yōu)先級都可編程設(shè)置，每個通道都對應(yīng)一個專用同步觸發(fā)事件，使得EDMA可以被外設(shè)來的中斷、外部硬件中斷、其它EDMA傳輸完成的中斷等事件觸發(fā)，開始進行數(shù)據(jù)的搬移。EDMA完成一個完整的數(shù)據(jù)搬移后，可從通道傳輸參數(shù)記錄指定的鏈接地址處重新加載該通道傳輸參數(shù)。EDMA傳輸完成后，EDMA控制器可以產(chǎn)生一個到DSP內(nèi)核的中斷，出可以產(chǎn)生一個中斷觸發(fā)另一個EDMA通道開始傳輸。

　　TMS320C6416的存儲器接口提供了到SDRAM、SBSRAM、異步器件如SRAM/ROM等存儲器的無終接口，也可連接到外部I/O器件。存儲器接口有EMIFA和EMIFB,其中EMIFA接口有64bit寬的數(shù)據(jù)總線，可連接64/32/16/8bit的器件；EMIFB接口有16bit寬的數(shù)據(jù)總線，可連接16/8bit的器件。一般情況下，EMIFA接口連接外部存儲器（如SDRAM），EMIFB接口連接外部I/O器件（如FPGA）。

　　HPI是一個16/32Bit寬的異步并行接口，外部主機通過它可直接訪問DSP的地址空間，也可向DSP加載程序。HPI接口支持16bit寬的數(shù)據(jù)總線和32bit寬的數(shù)據(jù)總線兩種模式，兩者均工作在異步從方式。

　　在TMS320C6416中，增加了一個PCI接口，使得DSP很容易通過PCI接口無縫連接到一個具有PCI功能的外部主CPU上。PCI接口符合PCI2.2規(guī)范；具有PCI主/從功能；支持32bit寬的地址和數(shù)據(jù)復用總線；工作頻率為33MHz;外部主機可通過PCI接口訪問DSP內(nèi)部所有地址空間，向DSP加載程序；DSP也可通過該接口訪問外部PCI存儲空間。PCI接口和HPI接口共用相同的管腳，因此實際設(shè)計時兩者只能選一個。

　　在TMS320C6416中，還增加了一個UTOPIA接口，它支持UTOPIA II規(guī)范，發(fā)送數(shù)據(jù)總線和接收數(shù)據(jù)總線均為8bit寬，工作頻率可達50MHz.UTOPIA接口作為ATM控制器的從方，在ATM層器件和物理層器件之間提供了一個標準的硬件接口。由于TMS320C6416內(nèi)部沒有專用的硬件模塊處理ATM適應(yīng)層功能，因此ATM適應(yīng)層功能應(yīng)該由DSP軟件來實現(xiàn)。

　　另外，TMS320C6416還有三個多通道緩沖串口（McBSP），工作頻率可達100MHz.其中McBSP1串口和UTOPIA接口復用，McBSP2串口和PCI的EEPROM接口復用，使用時要注意。

　　由于TMS320C6416采用了新型芯片制造工藝，I/O電壓為3.3V,內(nèi)核電壓僅為1.2V.當時鐘頻率為600MHz時，DSP的功耗小于1.6W.

　　2 Viterbi譯碼協(xié)處理器VCP

　　在WCDMA系統(tǒng)中，語音和低速信令傳輸采用卷積碼。卷積碼譯碼方法有門限譯碼、硬判斷Viterbi譯碼和軟判斷Viterbi譯碼。TMS320C6416中的VCP可進行硬判決Viterbi譯碼或辦判決Viterbi譯碼。

　　VCP的輸入為DSP軟件根據(jù)待譯碼數(shù)據(jù)計算得到的分支度量。若為硬判決，每個輸出符號用1bit表示；若為軟判決，每個輸出符號用16bit表示，VCP也計算Vterbi譯碼的質(zhì)量指示Yamamoto比特。VCP的可編程參數(shù)包括：約束長度K（5、6、7、8、9）、編碼速率r（1/2、1/3、1/4）、編碼器生成多項式、編碼塊長度F、是否使用滑窗及滑窗參數(shù)（可靠程度R、收斂長度C）、硬判決還是軟判決、計算狀態(tài)矩陣的初始條件、質(zhì)量指示Yamamoto比特門限等。

　　VCP的內(nèi)部結(jié)構(gòu)如圖2所示。其中EDMA接口包含譯碼輸入數(shù)據(jù)FIFO和輸出數(shù)據(jù)FIFO;存儲單元包含存儲器內(nèi)部狀態(tài)矩陣和判決的回溯路徑；運算單元根據(jù)輸入分支度量進行加、比較、選擇運算和回溯；VCPINT為VCP譯碼完成后到DSP內(nèi)核的中斷；VCPXEVT觸發(fā)EDMA通道29,搬移VCP的可編程配置參數(shù)或待譯碼數(shù)據(jù)的分支度量到VCP內(nèi)部寄存器或內(nèi)部輸入FIFO;VCPREVT觸發(fā)EDMA通道28,從VCP輸出FIFO搬移譯碼結(jié)果到DSP內(nèi)部或外部存儲區(qū)。

　　DSP協(xié)同VCP進行譯碼處理的過程如下：

　　（1）DSP初始化輸入緩沖區(qū)。DSP根據(jù)待譯碼數(shù)據(jù)預先計算其分支度量（分支度量的計算見參考文獻[5]），并寫入指定的緩沖區(qū)。

　　（2）DSP分配輸出緩沖區(qū)，準備存儲譯碼結(jié)果。

　　（3）準備VCP的寄存器配置參數(shù)。這些參數(shù)首先準備好放在DSP的內(nèi)存或外存，當VCP啟動時由EDMA寫入VCP內(nèi)部寄存器。

　　（4）設(shè)置EDMA參數(shù)。設(shè)置EDMA通道29參數(shù)，由VCPXEVT觸發(fā)，搬移VCP配置參數(shù)到VCP內(nèi)部寄存器，搬移待譯碼數(shù)據(jù)的分支度量到VCP內(nèi)部輸入FIFO;設(shè)置EDMA通道28參數(shù)，由VCPREVT觸發(fā)，從VCP輸出FIFO搬移VCP譯碼結(jié)果到DSP指定的輸出緩沖區(qū)。

　　（5）使能EDMA.使能EDMA通道28和29,使其可以響應(yīng)VCPXEVT和VCPREVT同步觸發(fā)事件。

　　（6）啟動VCP.DSP寫"開始"命令到VCP內(nèi)部的命令寄存器（VCPEXE），這會使VCP生成VCPXEVT事件，觸發(fā)EDMA通道29,搬移配置參數(shù)和待譯碼數(shù)據(jù)的分支度量到VCP.

　　（7）處理VCP譯碼結(jié)果。VCP譯碼完成后會觸發(fā)EDMA,由EMDA通道28搬移譯碼結(jié)果到DSP指定的輸出緩沖，還會產(chǎn)生到DSP內(nèi)核的中斷。DSP應(yīng)響應(yīng)這個中斷，對譯碼結(jié)果進行處理。

　　VCP的工作頻率為150MHz,可處理558路7.95 ARM語音信道。對于3G ARM 12.2K語音信道，約束長度為9,編碼速率為1/3,編碼數(shù)據(jù)的長度為81,當信噪比SNR為1dB時譯碼結(jié)果的誤碼率BER為1.00E-02,當信噪比SNR為3.25dB時譯碼結(jié)果的誤碼率BER為1.00E-05.

　　3 Turbo譯碼協(xié)處理器TCP

　　自1993年Turbo編碼理論提出以來，有關(guān)Turbo碼設(shè)計及其性能的研究已經(jīng)成為國際信息與編碼理論界為重要的研究課題之一Turbo碼在低信噪比下所表現(xiàn)出的近Shannon限的性能使得它在深空通信、移動通信等領(lǐng)域中有著廣闊的應(yīng)用前景由于Turbo碼編碼方式靈活、譯碼算法復雜，不適合在傳統(tǒng)硬件電路如FPGA上實現(xiàn)TMS320C64X是TI公司推出的高性能定點DSP系列，片上除了高性能的C64x數(shù)字信號處理內(nèi)核外，還集成了Turbo碼協(xié)處理器（TCP,Turbo Coder Coprocessor），用于對符合3GPP協(xié)議以及IS2000協(xié)議的Turbo編碼進行高速譯碼。

　　MAP算法是一種對具有有限狀態(tài)馬爾可夫特性的碼及離散無記憶特性的信道提供逐符號或逐比特似然值的算法Log-MAP算法[2]將標準算法中的似然值全部用對數(shù)似然值表示這樣乘法運算就變成了加法，加法變成了ea+eb=emax{ab}+ln[1+exp（-a-b）],這里的對數(shù)項可通過查表和加法運算實現(xiàn)Max-Log-MAP算法在上述對數(shù)域的算法中，將似然值加法表示式中的對數(shù)分量忽略掉，使似然加法完全變成求值運算。

　　由于Turbo碼編碼方式靈活、譯碼算法復雜，所以在傳統(tǒng)硬件電路上實現(xiàn)Turbo譯碼比較復雜。TCP很好地解決了算法實現(xiàn)中存在的問題TCP使用滑動窗譯碼算法，將接收序列分割成子塊（Sub block）送入結(jié)構(gòu)相同的多個并行譯碼器進行處理，分割數(shù)量的原則是保證多個譯碼器并行度達到每個子塊通過多個滑動窗使用Max-log-MAP算法進行譯碼，譯碼過程中產(chǎn)生的臨時數(shù)據(jù)α和β保存在內(nèi)部存儲模塊的α單元和β單元中，需要時再通過計算得到先驗信息或譯碼結(jié)果滑動窗譯碼算法的原理如圖3所示

　　Turbo碼編碼時，編碼器的狀態(tài)轉(zhuǎn)換關(guān)系是連續(xù)的馬爾科夫過程在譯碼時，需要確定編碼器的初始狀態(tài)和終止狀態(tài)以及狀態(tài)之間的轉(zhuǎn)換關(guān)系接收序列被分割為多個子塊之后，狀態(tài)的連續(xù)性被打斷這樣，對于輸入到一個譯碼器中的子塊就不能確定其初始狀態(tài)和終止狀態(tài)因此，把一個子塊分為三個部分：頭延伸（Head Prolog）、可信部分（Reliability）和尾延伸（Tail Prolog）Head Prolog初始狀態(tài)和Tail Prolog終止狀態(tài)都設(shè)為等概率，然后根據(jù)接收序列以及編碼器狀態(tài)轉(zhuǎn)換規(guī)律逐步計算Reliability在Reliability部分、起始時刻值和終止時刻近似調(diào)整為分割前的狀態(tài)時，Head Prolog和Tail Prolog為冗余重疊的部分，此時計算譯碼輸出只需考慮Reliability部分，所以算法在譯碼性能上沒有什么影響，但是能夠極大地減少處理時延另外，TCP還提供停止迭代譯碼標準Stopping Criteria,可通過對外信息信噪比（SNR）的估計來判斷是否需要繼續(xù)進行迭代如果當前信息已經(jīng)不能再提供編碼增益，則立刻輸出硬判決結(jié)果而不考慮剩余的迭代次數(shù)。

　　待譯碼數(shù)據(jù)的系統(tǒng)信息位和校驗位必須由DSP進行8比特量化處理。8比特中位為符號位，接著四位是整數(shù)位，三位為小數(shù)位（具體計算見參考文獻[2]）。量化后才能輸入到TCP進行譯碼。TCP譯碼后每個輸出符號用1bit表示。TCP的可編程配置參數(shù)包括：編碼速率r（1/3、1/4）、編碼塊長度F、譯碼模式選擇、迭次數(shù)、停止迭代的信噪比（SNR）門限等。DSP輸入到TCP的數(shù)據(jù)還包括Turbo碼交織表。

　　TCP的結(jié)構(gòu)框圖和VCP的結(jié)構(gòu)框圖類似，如圖4所示。輸入數(shù)據(jù)（待譯碼數(shù)據(jù)、配置參數(shù)、交織表）都由EDMA通道31輸入到TCP內(nèi)，EDMA通道31由TCP發(fā)出的同步事件TCPXEVT觸發(fā)；譯碼結(jié)果由EDMA通道30從TCP內(nèi)搬移到DSP指定的存儲區(qū)，EDMA通道30由TCP發(fā)出的同步事件TCPREVT觸發(fā)；TCP譯碼完成后也生成一個到DSP內(nèi)核的中斷TCPINT.

　　DSP協(xié)同TCP進行譯碼處理的過程和VCP類似，具體過程如下：

　　（1）DSP初始化輸入緩沖區(qū)。DSP對待譯碼數(shù)據(jù)進行8bit量化并寫放指定緩沖區(qū)，Turbo碼交織表也寫入指定緩沖區(qū)。

　　（2）DSP分配輸出緩沖區(qū)，準備存儲結(jié)果。

　　（3）準備TCP的寄存器配置參數(shù)，TCP啟動后由EDMA寫入TCP內(nèi)部寄存器。

　　（4）設(shè)置EDMA參數(shù)。設(shè)置EDMA通道30、31參數(shù)，由TCP的兩個同步事件觸發(fā)，控制EDMA向TCP輸入數(shù)據(jù)和從TCP輸出譯碼結(jié)果。

　　（5）使能EDMA.使能EDMA通道30和31,使其可以響應(yīng)TCPXEVT和TCPREVT同步觸發(fā)事件。

　　（6）啟動TCP.DSP寫"開始"命令到TCP內(nèi)部命令寄存器，這會使TCP生成TCPXEVT事件，觸發(fā)EDMA通道31,搬移待譯碼數(shù)據(jù)、交織表、寄存器配置參數(shù)到TCP.

　　（7）處理TCP譯碼結(jié)果。TCP譯碼完成后會觸發(fā)EDMA通道30輸出譯碼結(jié)果，還會產(chǎn)生到DSP內(nèi)核的中斷。DSP響應(yīng)這個中斷，對譯碼結(jié)果進行處理。

　　TCP的工作頻率為300MHz,可處理29路384K數(shù)據(jù)信道；對編碼速率1/3、編碼塊長度為3840的數(shù)據(jù)幀進行6次迭次譯碼所需時間為0.3ms.對于編碼速率1/3、編碼塊長度為1400的數(shù)據(jù)幀進行8次迭代譯碼，當信噪比SNR為0.8dB時譯碼結(jié)果的誤碼率BER為1.00E-04,當信噪比SNR為1.6dB時譯碼結(jié)果的誤碼率BER為5.00E-08.

　　4 TMS320C6416在WCDMA基站上行鏈路基帶處理中的應(yīng)用

　　TMS320C6416在WCDMA基站上行鏈路基帶處理中的應(yīng)用方案如圖5所示。在該方案中，經(jīng)過射頻接收、A/D轉(zhuǎn)換、中頻處理后的數(shù)據(jù)送到FPGA/ASIC,FPGA/ASIC完成碼片速率級處理如RAKE接收等；然后送到DSP,DSP（TMS320C6416）主要進行符號速率級算法處理，如第二次解交織、物理信道合并、傳輸信道解復用、解速率匹配、合并無線幀、次解交織、Viterbi譯碼/Turbo譯碼、去CRC校驗比特、FP幀組成等。外部主CPU完成信令面協(xié)議的處理，同時控制整個單板。

　　DSP的16bit寬的EMIFB異步接口連接到FPGA/ASIC,用來控制FPGA/ASIC并讀取解調(diào)后的數(shù)據(jù)；DSP的HPI接口連接到外部主CPU,外部主CPU通過HPI下發(fā)信道的建立、刪除等命令；DSP的64bit寬的EMIFA接口連接到一個外部SDRAM,用來緩存處理過程中的中間數(shù)據(jù)；UTOPIA接口連接到接口電路，把FP幀轉(zhuǎn)換成ATM信元進而送到RNC進行上層業(yè)務(wù)處理。

　　在WCDMA系統(tǒng)中，移動終端發(fā)出的信號通過空中接口到達無線基站。在基站中經(jīng)過射頻接收、中頻處理、RAKE接收，然后進行信道解復用、解交織和Viterbi/Turbo譯碼處理。在沒有采用TMS320C6416的系統(tǒng)中，兩種譯碼可以由DSP軟件來實現(xiàn)，但這會大大降低DSP處理其它業(yè)務(wù)的能力；譯碼也可以由外部FPGA/ASIC硬件實現(xiàn)，但這會增加單板器件的密度和功耗。TMS320C6416除了具有比一般DSP更強大的處理能力外，內(nèi)部還集成了一個Viterbi譯碼處理器和Turbo譯碼協(xié)處理器，提供的符號率處理性能幾乎是TMS320C6203的十幾倍，因此TMS320C6416十分適合3G基站基帶符號速率級處理。

　　TMS320C6203現(xiàn)已用在大多數(shù)無線設(shè)備制造商的3G基站設(shè)計中。為了在低功耗和低成本下具有更大的通道密度，這些廠商需重新設(shè)計他們的設(shè)備。而TMS320C6416目標代碼與TMS320C6203兼容，軟件移值方便，再加上TMS320C6416具有的強大處理能力和低功耗特性，目前已有很多無線設(shè)備制造商打算在3G基站設(shè)計中采用TMS320C6416.