多微處理器的工業(yè)控制系統(tǒng)共用存儲體
出處:電子技術(shù)應(yīng)用 發(fā)布于:2011-09-05 14:47:21
隨著計(jì)算機(jī)技術(shù)、微電子技術(shù)、網(wǎng)絡(luò)技術(shù)和自動(dòng)控制系統(tǒng)的發(fā)展,基于多種微處理器的計(jì)算機(jī)控制系統(tǒng)已大規(guī)模應(yīng)用于工業(yè)控制領(lǐng)域。多種微處理器的工業(yè)控制系統(tǒng)中共用存儲體的方法,論述了多微處理器的工業(yè)控制系統(tǒng)共用存儲體的工作原理和電路結(jié)構(gòu),解決了在多種微處理器系統(tǒng)中同時(shí)訪問共用存儲體問題。使上位機(jī)系統(tǒng)與下位機(jī)系統(tǒng)的數(shù)據(jù)傳輸由一般的工業(yè)控制總線級上升為處理器訪問存儲器級,且保證了控制系統(tǒng)數(shù)據(jù)傳輸?shù)目煽啃浴_@種體系結(jié)構(gòu)一般都由上位機(jī)系統(tǒng)和下位機(jī)系統(tǒng)組成,上位機(jī)系統(tǒng)可以充分利用豐富的軟件資源、強(qiáng)大的系統(tǒng)和網(wǎng)絡(luò)功能,進(jìn)行人機(jī)交互操作、數(shù)據(jù)分析、數(shù)據(jù)處理、數(shù)據(jù)存儲以及網(wǎng)絡(luò)的連接,以形成工業(yè)控制系統(tǒng)的局域網(wǎng)絡(luò);下位系統(tǒng)則使用控制功能強(qiáng)、抗電磁干擾好、易于開發(fā)、具有智能的控制系統(tǒng)如單片機(jī)系統(tǒng)、PLC等,主要用于數(shù)據(jù)采集、數(shù)據(jù)轉(zhuǎn)換等一些具有特殊要求的工業(yè)控制過程。上位、下位機(jī)系統(tǒng)采用傳統(tǒng)的RS-485或其它總線方式連接,如圖1所示。

這種系統(tǒng)結(jié)構(gòu)方式主要存在抗電磁干擾性能較差、網(wǎng)絡(luò)及數(shù)據(jù)傳輸慢和硬件資源浪費(fèi)等問題,整個(gè)系統(tǒng)還存在高性能CPU、存儲器與低性能傳輸系統(tǒng)之間的矛盾,不適合用于高速數(shù)據(jù)采集系統(tǒng)中。
隨著技術(shù)的發(fā)展以及控制對象生產(chǎn)工藝的要求,工業(yè)控制系統(tǒng)具有更高的實(shí)時(shí)性,對數(shù)據(jù)的采集和傳輸有了更高的要求,因此以上述方式組成的控制系統(tǒng)的缺點(diǎn)越來越突出。為了解決上述問題,作者將下位機(jī)系統(tǒng)作為上位機(jī)系統(tǒng)的功能擴(kuò)充板,以減少上位機(jī)系統(tǒng)與下位機(jī)數(shù)據(jù)傳輸?shù)木嚯x,提高數(shù)據(jù)傳輸速率以及準(zhǔn)確性,減少電磁干擾。
下位機(jī)系統(tǒng)由CPU、RAM、ROM、數(shù)據(jù)緩沖器、數(shù)據(jù)鎖存器、A/D(或D/A)轉(zhuǎn)換電路等單元組成,使用上位機(jī)系統(tǒng)的電源、數(shù)據(jù)線、地址線和信號控制線,減少了數(shù)據(jù)經(jīng)網(wǎng)絡(luò)傳輸過程,避免了由于傳輸線路受電磁干擾帶來的一系列問題。數(shù)據(jù)存儲體系采用上位、下位機(jī)系統(tǒng)都可以訪問的高速存儲器解決了由于傳輸問題而導(dǎo)致的瓶頸,充分發(fā)揮高速存儲體性能,提高了數(shù)據(jù)傳輸?shù)乃俣取I侠瓩C(jī)系統(tǒng)系統(tǒng)使用TCP/IP通訊協(xié)議,連接多個(gè)上位機(jī)系統(tǒng)構(gòu)成控制系統(tǒng)網(wǎng)絡(luò)。
工作原理
以上位機(jī)系統(tǒng)的工業(yè)IPC機(jī)和下位機(jī)系統(tǒng)的HD64180為例介紹系統(tǒng)的工作原理。電路原理圖如圖2所示。
下位機(jī)系統(tǒng)由CPU、數(shù)據(jù)存儲器、數(shù)據(jù)緩沖器、數(shù)據(jù)鎖存器以及譯碼電路等組成。可作為上位機(jī)的一個(gè)外部設(shè)備,使用地址可在I/O保留區(qū)C0H之后,目的是避免與上位機(jī)其它外部設(shè)備的地址產(chǎn)生沖突[1]。由于存儲體使用了上位機(jī)系統(tǒng)的部分?jǐn)?shù)據(jù)線、地址線和控制信號線,可能產(chǎn)生上位、下位機(jī)系統(tǒng)同時(shí)對高速存儲體訪問的沖突,為了解決此問題,在下位機(jī)系統(tǒng)中使用兩組高速存儲體A、B。存儲體的地址在下位機(jī)系統(tǒng)中可安排在ROM的地址之后,在上位機(jī)系統(tǒng)中則在A000H之后,目的是避免與上位機(jī)系統(tǒng)內(nèi)部存儲器地址產(chǎn)生沖突。數(shù)據(jù)緩沖與鎖存采用單、雙向總線收發(fā)器將上位、下位機(jī)系統(tǒng)的數(shù)據(jù)線、地址線和控制信號線對存儲體的操作隔離,通過對總線收發(fā)器使能端的控制決定CPU對存儲體的訪問。因此,對存儲體的讀、寫控制權(quán)在任一時(shí)刻只能屬于兩個(gè)CPU之一。

電路結(jié)構(gòu)
為了保證存儲數(shù)據(jù)的連續(xù)性,下位機(jī)在系統(tǒng)的CPU即將對存儲體A的末地址進(jìn)行操作時(shí),發(fā)出轉(zhuǎn)體信號。上位機(jī)系統(tǒng)響應(yīng)后,控制總線收發(fā)器的使能端使存儲體B與上位機(jī)系統(tǒng)總線隔離,則與下位機(jī)系統(tǒng)總線連通進(jìn)行數(shù)據(jù)存儲操作,而上位機(jī)系統(tǒng)可以對存儲體A進(jìn)行讀寫。電路中使用兩片存儲器構(gòu)成存儲體,CPU對存儲體的使用由轉(zhuǎn)體控制信號通過反相器決定,保證對存儲體的操作在任意時(shí)刻只屬于兩個(gè)CPU之一。當(dāng)上位機(jī)系統(tǒng)對存儲體A操作時(shí),U1、U2處于導(dǎo)通狀態(tài),U3、U4、U5、U6處于隔離狀態(tài),而U7、U8對于下位機(jī)系統(tǒng)來講則處于導(dǎo)通狀態(tài)。因此,系統(tǒng)中不會發(fā)生不同CPU對同一存儲體進(jìn)行競爭的事件。
使用這種體系結(jié)構(gòu)不僅有效地解決了工業(yè)控制系統(tǒng)中不同微處理器使用同一存儲體的問題,而且解決了不同CPU使用高速存儲器由于傳輸問題而帶來的瓶頸,使上位機(jī)系統(tǒng)與下位機(jī)系統(tǒng)的數(shù)據(jù)傳輸由一般的工業(yè)控制總線級上升為處理器訪問存儲器級,且保證了控制系統(tǒng)數(shù)據(jù)傳輸?shù)目煽啃浴W髡呤褂么朔绞襟w系結(jié)構(gòu)開發(fā)了多種數(shù)據(jù)采集與處理系統(tǒng),已在多個(gè)領(lǐng)域成功使用。
關(guān)于微處理器
微處理器用一片或少數(shù)幾片大規(guī)模集成電路組成的中央處理器。這些電路執(zhí)行控制部件和算術(shù)邏輯部件的功能。微處理器與傳統(tǒng)的中央處理器相比,具有體積小,重量輕和容易模塊化等優(yōu)點(diǎn)。微處理器的基本組成部分有:寄存器堆、運(yùn)算器、時(shí)序控制電路,以及數(shù)據(jù)和地址總線。微處理器能完成取指令、執(zhí)行指令,以及與外界存儲器和邏輯部件交換信息等操作,是微型計(jì)算機(jī)的運(yùn)算控制部分。它可與存儲器和外圍電路芯片組成微型計(jì)算機(jī)。
自從人類1947年發(fā)明晶體管以來,50多年間半導(dǎo)體技術(shù)經(jīng)歷了硅晶體管、集成電路、超大規(guī)模集成電路、甚大規(guī)模集成電路等幾代,發(fā)展速度之快是其他產(chǎn)業(yè)所沒有的。半導(dǎo)體技術(shù)對整個(gè)社會產(chǎn)生了廣泛的影響,因此被稱為“產(chǎn)業(yè)的種子”。中央處理器是指計(jì)算機(jī)內(nèi)部對數(shù)據(jù)進(jìn)行處理并對處理過程進(jìn)行控制的部件,伴隨著大規(guī)模集成電路技術(shù)的迅速發(fā)展,芯片集成密度越來越高,CPU可以集成在一個(gè)半導(dǎo)體芯片上,這種具有中央處理器功能的大規(guī)模集成電路器件,被統(tǒng)稱為“微處理器”。CPU從初發(fā)展至今已經(jīng)有二十多年的歷史了,這期間,按照其處理信息的字長,CPU可以分為:4位微處理器、8位微處理器、16位微處理器、32位微處理器以及正在醞釀構(gòu)建的64位微處理器,可以說個(gè)人電腦的發(fā)展是隨著CPU的發(fā)展而前進(jìn)的。
今天,微處理器已經(jīng)無處不在,無論是錄像機(jī)、智能洗衣機(jī)、移動(dòng)電話等家電產(chǎn)品,還是汽車引擎控制,以及數(shù)控機(jī)床、導(dǎo)彈制導(dǎo)等都要嵌入各類不同的微處理器。微處理器不僅是微型計(jì)算機(jī)的部件,也是各種數(shù)字化智能設(shè)備的關(guān)鍵部件。國際上的超高速巨型計(jì)算機(jī)、大型計(jì)算機(jī)等高端計(jì)算系統(tǒng)也都采用大量的通用高性能微處理器建造。

版權(quán)與免責(zé)聲明
凡本網(wǎng)注明“出處:維庫電子市場網(wǎng)”的所有作品,版權(quán)均屬于維庫電子市場網(wǎng),轉(zhuǎn)載請必須注明維庫電子市場網(wǎng),http://hbjingang.com,違反者本網(wǎng)將追究相關(guān)法律責(zé)任。
本網(wǎng)轉(zhuǎn)載并注明自其它出處的作品,目的在于傳遞更多信息,并不代表本網(wǎng)贊同其觀點(diǎn)或證實(shí)其內(nèi)容的真實(shí)性,不承擔(dān)此類作品侵權(quán)行為的直接責(zé)任及連帶責(zé)任。其他媒體、網(wǎng)站或個(gè)人從本網(wǎng)轉(zhuǎn)載時(shí),必須保留本網(wǎng)注明的作品出處,并自負(fù)版權(quán)等法律責(zé)任。
如涉及作品內(nèi)容、版權(quán)等問題,請?jiān)谧髌钒l(fā)表之日起一周內(nèi)與本網(wǎng)聯(lián)系,否則視為放棄相關(guān)權(quán)利。
- ARM技術(shù)架構(gòu)與應(yīng)用開發(fā)實(shí)踐指南2026/1/6 10:40:19
- 嵌入式實(shí)時(shí)操作系統(tǒng)(RTOS)選型與移植技術(shù)指南2025/12/31 10:42:31
- 工業(yè)嵌入式系統(tǒng):通信接口技術(shù)選型與抗干擾設(shè)計(jì)實(shí)踐2025/12/15 14:36:53
- 深入解析嵌入式 OPENAMP 框架:開啟異核通信新時(shí)代2025/7/22 16:27:29
- 一文快速了解OPENWRT基礎(chǔ)知識2025/7/14 16:59:04
- 高速PCB阻抗控制核心實(shí)操規(guī)范
- 高速數(shù)字系統(tǒng)(如DDR、SerDes)中的信號完整性濾波
- MOSFET在UPS電源中的應(yīng)用解析
- 電源管理IC在物聯(lián)網(wǎng)設(shè)備中的應(yīng)用
- SMT連接器焊接缺陷分析
- MOSFET在汽車電子中的應(yīng)用要求
- 通信設(shè)備電源管理IC應(yīng)用解析
- 通信設(shè)備連接器選型與設(shè)計(jì)
- PCB電磁兼容性(EMC)設(shè)計(jì)核心實(shí)操規(guī)范
- 物聯(lián)網(wǎng)節(jié)點(diǎn)低功耗設(shè)計(jì):信號鏈中的濾波與功耗管理









