ADSimRF:射頻電平規(guī)劃簡(jiǎn)易便捷
出處:lnba 發(fā)布于:2012-08-29 14:00:13
每個(gè)無(wú)線信號(hào)鏈設(shè)計(jì)都從信號(hào)鏈選擇開(kāi)始。一旦系統(tǒng)工程師決定了信號(hào)鏈架構(gòu)(例如超外差式、零中頻、中頻采樣等),接著就必須選擇器件。在分立式器件中,必須選擇具有類似規(guī)格的器件,這點(diǎn)非常重要。
選擇器件時(shí),不能簡(jiǎn)單地挑選具有一定性能水平的器件。
器件噪聲和失真對(duì)整個(gè)信號(hào)鏈的影響與其在信號(hào)鏈中的增益和位置密切相關(guān)。例如,級(jí)低噪聲放大器的噪聲會(huì)顯著影響整體噪聲系數(shù),中頻放大器的噪聲則影響較小。
為了理解各個(gè)器件對(duì)整體性能的貢獻(xiàn)如何,系統(tǒng)工程師采用圖1所示的4個(gè)經(jīng)典等式,此處代表3級(jí)信號(hào)鏈。

圖1:3級(jí)無(wú)線信號(hào)鏈的級(jí)聯(lián)噪聲系數(shù)、IP3、增益和P1dB等式
增益計(jì)算非常簡(jiǎn)單,在線性域中將各個(gè)增益相乘即可,在對(duì)數(shù)域中則將dB增益相加即可。不過(guò),在線性域中計(jì)算復(fù)合三階交調(diào)截點(diǎn)(IP3)、1 dB壓縮點(diǎn)(P1dB)和噪聲系數(shù)時(shí)必須將P1dB和IP3從dBm轉(zhuǎn)換成W并將噪聲系數(shù)轉(zhuǎn)換成噪聲因數(shù)(噪聲系數(shù) = 10log(噪聲因數(shù)))。
傳統(tǒng)上,系統(tǒng)工程師采用自己制作的電子表格或RF仿真工具來(lái)執(zhí)行這些計(jì)算。上述等式的一個(gè)明顯局限在于,這些等式均假設(shè)信號(hào)鏈完全匹配且器件之間不存在阻抗不連續(xù)。在實(shí)際系統(tǒng)中,級(jí)間阻抗不匹配并不鮮見(jiàn),在某些情況下還有意造成級(jí)間不匹配。
圖2所示為RF信號(hào)鏈計(jì)算工具ADIsimRF的屏幕截圖,該工具可以從ADI公司獲得。該工具的實(shí)現(xiàn)了圖1所示的增益、噪聲系數(shù)、IP3和P1dB,以及功耗的級(jí)聯(lián)等式。級(jí)數(shù)多可以動(dòng)態(tài)擴(kuò)展到15級(jí)。信號(hào)鏈中的任何一點(diǎn)都可以插入附加級(jí),可以刪除或臨時(shí)禁用各級(jí)。

圖2:利用ADIsimRF對(duì)零中頻分立式發(fā)射機(jī)進(jìn)行電平規(guī)劃
ADIsimRF包含ADI公司分立式RF器件的嵌入數(shù)據(jù)庫(kù)。利用圖2所示的下拉菜單可以輕松訪問(wèn)該數(shù)據(jù)庫(kù),該數(shù)據(jù)庫(kù)中還包含巴倫和SAW濾波器等無(wú)源器件的模型。器件數(shù)據(jù)(IP3、P1dB、增益和噪聲系數(shù))以各種頻率增量存儲(chǔ)在該數(shù)據(jù)庫(kù)中。選擇特定頻率時(shí),該計(jì)算工具會(huì)使用該數(shù)據(jù)庫(kù)中接近的頻率數(shù)據(jù)點(diǎn)。可以在該計(jì)算工具的前面板上覆寫來(lái)自內(nèi)部數(shù)據(jù)庫(kù)的數(shù)據(jù),也可以創(chuàng)建和保存自定義器件。
對(duì)50 Ω、2端口簡(jiǎn)單器件之外的器件執(zhí)行電平規(guī)劃可能頗具挑戰(zhàn)性。例如,IQ調(diào)制器具有三個(gè)輸入端:I、Q和LO。這就引出了一個(gè)問(wèn)題,那就是如何定義其增益。此外,I和Q輸入端通常具有高輸入電阻,這也就意味著具有非常高的功率增益。
IQ調(diào)制器通常由一個(gè)雙通道DAC和兩者之間的一個(gè)奈奎斯特濾波器來(lái)驅(qū)動(dòng)。該濾波器通過(guò)兩個(gè)并聯(lián)電阻端接在I和Q輸入端。這些電阻的阻值通常介于100 Ω和1000 Ω之間,電阻的大小可用來(lái)調(diào)高或調(diào)低DAC電壓。為了得出IQ調(diào)制器的有效功率增益,ADIsimRF將這些電阻視作IQ調(diào)制器的一部分。因此,IQ調(diào)制器增益在ADIsimRF中定義為傳遞至各并聯(lián)電阻的功率與RF輸出功率之差。對(duì)于一些IQ調(diào)制器,ADIsimRF數(shù)據(jù)庫(kù)中提供了具有不同輸入電阻的多種模型。當(dāng)輸出電阻為50 Ω且輸入端接電阻介于100 Ω至1000 Ω范圍內(nèi)時(shí),IQ調(diào)制器的功率增益和電壓增益會(huì)有所不同。
IQ調(diào)制器的噪聲系數(shù)定義也并不肯定。如果我們按照上文所述定義IQ調(diào)制器的功率增益,那么噪聲系數(shù)可以定義為IQ調(diào)制器的熱噪聲(-173.8 dBm/Hz)與調(diào)制器輸出噪聲減去功率增益后所得的值之差。因此,如果IQ調(diào)制器的本底噪聲為-158 dBm/Hz,功率增益為3 dB,那么其噪聲系數(shù)等于13 dB(即-158.2 dBm/Hz = -173.8 + 3 + 13)。
對(duì)典型RF信號(hào)鏈中模數(shù)轉(zhuǎn)換器(ADC)和數(shù)模轉(zhuǎn)換器(DAC)等混合信號(hào)器件進(jìn)行建模則更具挑戰(zhàn)性。這是因?yàn)镈AC并不具有明顯的“增益”并且DAC的噪聲與失真會(huì)隨采樣速率、數(shù)據(jù)插值速率和dBFS驅(qū)動(dòng)電平而變化。
在ADIsimRF工具中,對(duì)于0 dBFS驅(qū)動(dòng)電平,當(dāng)輸出位于基帶(也即以0 Hz為中心)時(shí),DAC的“增益”定義為0 dB。選擇更低的dBFS電平(例如-6 dBFS)時(shí),增益將減少該數(shù)量。此外,隨著DAC的輸出頻率增加,增益會(huì)減少,因?yàn)镈AC輸出遵循其Sin(x)/x函數(shù)。
為了適應(yīng)不同的DAC配置,ADIsimRF數(shù)據(jù)庫(kù)包含每個(gè)DAC的數(shù)種“版本”(例如AD9122V1、AD9122V2等)。每種版本對(duì)應(yīng)于不同的工作配置,這類配置包含不同的dBFS驅(qū)動(dòng)電平、采樣速率和插值速率。
用于驅(qū)動(dòng)IQ調(diào)制器的雙通道、差分、高速DAC一般通過(guò)4個(gè)50 Ω電阻端接至地。該DAC的輸出電流會(huì)流經(jīng)這些電阻以及IQ調(diào)制器輸入端的輸入并聯(lián)電阻。在ADIsimRF中,該DAC的輸出功率水平為傳遞至IQ調(diào)制器上并聯(lián)電阻的功率。
圖3所示為2.5 GHz中頻采樣接收機(jī)的電平規(guī)劃屏幕截圖。在該接收機(jī)中,輸入信號(hào)先經(jīng)過(guò)放大并向下混頻至140 MHz,然后由ADC進(jìn)行欠采樣。IF級(jí)包含AD8375 ADC驅(qū)動(dòng)器,其增益可按1 dB增量在-4 dB至+20 dB范圍內(nèi)設(shè)置。可以使用下拉菜單來(lái)選擇25個(gè)可用增益之一,如圖3所示。

與DAC相似,為RF信號(hào)鏈選擇ADC也并非易事。一個(gè)常見(jiàn)問(wèn)題在于,ADC的輸入阻抗與驅(qū)動(dòng)這類器件的放大器并不一定匹配。對(duì)于AD9430 ADC,其3 kΩ的內(nèi)部輸入阻抗已通過(guò)與連接到差分輸入端的外部電阻并聯(lián)而減少至200 Ω(ADIsimRF數(shù)據(jù)庫(kù)中針對(duì)該ADC的存儲(chǔ)模型采用200 Ω的輸入阻抗)。然而,這種情況下,ADC輸入阻抗和ADC驅(qū)動(dòng)器及抗混疊濾波器的輸出電阻之間仍舊存在不匹配。ADIsimRF考慮到了這種不匹配情況并相應(yīng)地調(diào)整了級(jí)聯(lián)結(jié)果。
結(jié)論
ADSimRF是一種易于使用的電平規(guī)劃工具,可取代自己制作的電子表格。除能夠計(jì)算增益、P3、P1dB和噪聲系數(shù)之外,它還可以計(jì)算功耗以及rms電壓和峰峰值輸出電壓等許多電壓域規(guī)格。該工具中包含DAC和ADC的RF模型數(shù)據(jù)并支持級(jí)間阻抗不匹配損耗,因此使得計(jì)算時(shí)能夠更加輕松地考慮這類器件的影響。
版權(quán)與免責(zé)聲明
凡本網(wǎng)注明“出處:維庫(kù)電子市場(chǎng)網(wǎng)”的所有作品,版權(quán)均屬于維庫(kù)電子市場(chǎng)網(wǎng),轉(zhuǎn)載請(qǐng)必須注明維庫(kù)電子市場(chǎng)網(wǎng),http://hbjingang.com,違反者本網(wǎng)將追究相關(guān)法律責(zé)任。
本網(wǎng)轉(zhuǎn)載并注明自其它出處的作品,目的在于傳遞更多信息,并不代表本網(wǎng)贊同其觀點(diǎn)或證實(shí)其內(nèi)容的真實(shí)性,不承擔(dān)此類作品侵權(quán)行為的直接責(zé)任及連帶責(zé)任。其他媒體、網(wǎng)站或個(gè)人從本網(wǎng)轉(zhuǎn)載時(shí),必須保留本網(wǎng)注明的作品出處,并自負(fù)版權(quán)等法律責(zé)任。
如涉及作品內(nèi)容、版權(quán)等問(wèn)題,請(qǐng)?jiān)谧髌钒l(fā)表之日起一周內(nèi)與本網(wǎng)聯(lián)系,否則視為放棄相關(guān)權(quán)利。
- EDA技術(shù)工具鏈與全流程設(shè)計(jì)運(yùn)維指南2026/1/5 10:28:51
- PLC程序現(xiàn)場(chǎng)疑難問(wèn)題排查與深度優(yōu)化指南2025/12/24 14:36:36
- PLC程序現(xiàn)場(chǎng)調(diào)試與優(yōu)化實(shí)操指南2025/12/24 14:29:57
- 工業(yè)PLC模擬量信號(hào)采集:調(diào)理技術(shù)與抗干擾工程方案2025/12/15 14:39:08
- PLC設(shè)備如何選型2025/9/5 17:15:14
- 高速PCB阻抗控制核心實(shí)操規(guī)范
- 高速數(shù)字系統(tǒng)(如DDR、SerDes)中的信號(hào)完整性濾波
- MOSFET在UPS電源中的應(yīng)用解析
- 電源管理IC在物聯(lián)網(wǎng)設(shè)備中的應(yīng)用
- SMT連接器焊接缺陷分析
- MOSFET在汽車電子中的應(yīng)用要求
- 通信設(shè)備電源管理IC應(yīng)用解析
- 通信設(shè)備連接器選型與設(shè)計(jì)
- PCB電磁兼容性(EMC)設(shè)計(jì)核心實(shí)操規(guī)范
- 物聯(lián)網(wǎng)節(jié)點(diǎn)低功耗設(shè)計(jì):信號(hào)鏈中的濾波與功耗管理









