數(shù)字時(shí)序電路中通常用到的觸發(fā)器有三種：電平觸發(fā)器、脈沖觸發(fā)器和邊沿觸發(fā)器。今天給大家介紹一下這三種觸發(fā)器，話不多說(shuō)，直接入正題。
　　1. 電平觸發(fā)器
　　

　　介紹數(shù)字電路中的三種觸發(fā)器類型
　　如上圖所示就是電平觸發(fā)器的邏輯結(jié)構(gòu)圖和圖形符號(hào)圖，只有CLK為高電平的時(shí)候才能接受輸入信號(hào)，并按照輸入信號(hào)將觸發(fā)器輸出置成相應(yīng)的輸出。它是由一個(gè)SR觸發(fā)器和兩個(gè)與非門組成，又稱為同步SR觸發(fā)器。
　

　　2. 脈沖觸發(fā)器
　

　　如上圖所示，脈沖觸發(fā)器由兩個(gè)同樣的電平觸發(fā)SR觸發(fā)器組成，其中左邊的SR觸發(fā)器成為主觸發(fā)器，右邊的稱為從觸發(fā)器，這個(gè)電路也稱為主從SR觸發(fā)器（Master-Slave SR Flip-Flop）。脈沖觸發(fā)器的觸發(fā)方式分為兩步：步是在CLK=1時(shí)，主觸發(fā)器接收輸入端的信號(hào)，被置成相應(yīng)狀態(tài)，從觸發(fā)器不動(dòng)。第二步是CLK下降沿來(lái)的時(shí)候，從觸發(fā)器按照主觸發(fā)器的狀態(tài)翻轉(zhuǎn)。所以，Q和Q‘的輸出狀態(tài)改變發(fā)生在CLK的下降沿。它的圖形符號(hào)如下所示：
　　3. 邊沿觸發(fā)器
　　

　　如上圖所示是COMOS集成電路中主要采用的邊沿觸發(fā)器電路結(jié)構(gòu)，其實(shí)是用兩個(gè)利用CMOS傳輸門組成的電平觸發(fā)D觸發(fā)器。
　　當(dāng)CLK=0時(shí)，TG1導(dǎo)通TG2截止，TG3截止TG4導(dǎo)通。
　　當(dāng)CLK=1是，TG1截止TG2導(dǎo)通，TG3導(dǎo)通TG4截止.
　　邊沿觸發(fā)器的的次態(tài)僅取決于時(shí)鐘信號(hào)的上升沿或者下降沿到達(dá)時(shí)輸入的邏輯狀態(tài)，而在這之前或者之后輸入信號(hào)的變化都對(duì)觸發(fā)器的輸出狀態(tài)沒有影響。
　　按照邏輯功能的不同特點(diǎn)，通常可以把時(shí)鐘控制的觸發(fā)器分為SR觸發(fā)器，JK觸發(fā)器，T觸發(fā)器和D觸發(fā)器等類型。觸發(fā)器是數(shù)字設(shè)計(jì)中時(shí)序邏輯電路必不可少的單元，它使電路有了記憶功能。時(shí)序邏輯電路和組合邏輯電路的配合設(shè)計(jì)，使得數(shù)字電路擁有無(wú)限的可能！