業(yè)界普遍認(rèn)為，混合波束賦形（例如圖所示）將是工作在微波和毫米波頻率的5G系統(tǒng)的架構(gòu)。這種架構(gòu)綜合運(yùn)用數(shù)字 (MIMO) 和模擬波束賦形來(lái)克服高路徑損耗并提高頻譜效率。如圖所示，m 個(gè)數(shù)據(jù)流的組合分割到n條RF 路徑上以形成自由空間中的波束，故天線元件總數(shù)為乘積m × n。數(shù)字流可通過(guò)多種方式組合，既可利用高層MIMO將所有能量導(dǎo)向單個(gè)用戶，也可以利用多用戶MIMO支持多個(gè)用戶。
　　

　　以一個(gè)簡(jiǎn)單的大規(guī)模天線陣列示例，借以探討毫米波無(wú)線電的技術(shù)選擇。現(xiàn)在深入查看毫米波系統(tǒng)無(wú)線電部分的框圖，我們看到一個(gè)經(jīng)典超外差結(jié)構(gòu)完成微波信號(hào)到數(shù)字信號(hào)的變換， 然后連接到多路射頻信號(hào)處理路徑，這里主要是運(yùn)用微波移相器和衰減器來(lái)實(shí)現(xiàn)波束賦形。 傳統(tǒng)上，毫米波系統(tǒng)是利用分立器件構(gòu)建，導(dǎo)致其尺寸較大且 成本較高。這樣的系統(tǒng)里面的器件使用CMOS、SiGe BiCMOS 和 GaAs 等技術(shù)，使每個(gè)器件都能得到較優(yōu)的性能。例如，數(shù)據(jù)轉(zhuǎn)換器現(xiàn)在采用 CMOS 工藝開發(fā)，使采樣速率達(dá)到 GHz 范圍。上下變頻和波
　　束賦形功能可以在 SiGe BiCMOS 中有效實(shí)現(xiàn)。根據(jù)系統(tǒng)指標(biāo)要求，可能需要基于GaAs 功率放大器和低噪聲放大器，但如果 SiGe BiCMOS 能夠滿足要求，利用它將能實(shí)現(xiàn)較高的集成度。
　　對(duì)于 5G 毫米波系統(tǒng)，業(yè)界希望將微波器件安裝在天線基板背面，這要求微波芯片的集成度必須大大提高。例如，中心頻率為 28 GHz 的天線的半波陣子間距約為 5 mm。頻率越高，此間距越小，芯片或封裝尺寸因而成為重要考慮因素。理想情況下，單波束的整個(gè)框圖都應(yīng)當(dāng)集成到單個(gè) IC 中；實(shí)際情形中，至少應(yīng)將上下變頻器和 RF 前端集成到單個(gè) RFIC 中。集成度和工藝選擇在某種程度上是由應(yīng)用決定的，在下面的示例分析中我們將體會(huì)到這一點(diǎn)。
　　示例分析：天線中心頻率為28GHz， EIRP為60dBm
　　此分析考慮一個(gè)典型基站天線系統(tǒng)，EIRP 要求為 60 dBm。使用如下假設(shè)條件：
　　天線陣子增益 = 6 dBi（瞄準(zhǔn)線）
　　波形 PAPR = 10 dB（采用 QAM 的 OFDM）
　　P1dB 時(shí)的功率放大器 PAE = 30%
　　發(fā)射/接收開關(guān)損耗 = 2 dB
　　發(fā)射/接收占空比 = 70%/30%
　　數(shù)據(jù)流 = 8
　　各電路模塊的功耗基于現(xiàn)有技術(shù)。
　　該模型以8個(gè)數(shù)據(jù)流為基礎(chǔ)來(lái)構(gòu)建，連接到不同數(shù)量的 RF 鏈。模型中的天線數(shù)量以8的倍數(shù)擴(kuò)大，多512個(gè)元件。
　　下圖顯示了功率放大器線性度隨著天線增益提高而變化的情況。 注意：由于開關(guān)損耗，放大器的輸出功率要比提供給天線的功率高 2 dB。當(dāng)給天線增加元件時(shí)，方向性增益隨著 X 軸對(duì)數(shù)值提高而線性提高，因此，各放大器的功耗要求降低
　　

　　為了便于說(shuō)明，我們?cè)谇€上疊加了技術(shù)圖，指示哪種技術(shù)對(duì)不 同范圍的天線元件數(shù)量。注意：不同技術(shù)之間存在重疊，這 是因?yàn)槊糠N技術(shù)都有一個(gè)適用的值范圍。另外，根據(jù)工藝和電路設(shè)計(jì)實(shí)踐，具體技術(shù)可以實(shí)現(xiàn)的性能也有
　　一個(gè)范圍。元件非常少時(shí)，各鏈需要高功率PA（GaN 和 GaAs），但當(dāng)元件數(shù)量超過(guò)200時(shí)， P1dB降到20dBm 以下，處于硅工藝可以滿足的范圍。當(dāng)元件數(shù)量 超過(guò)500時(shí)，PA性能處于當(dāng)前CMOS 技術(shù)就能實(shí)現(xiàn)的范圍。
　　現(xiàn)在考慮元件增加時(shí)天線Tx系統(tǒng)的功耗。同預(yù)期一樣，功耗與天線增益成反比關(guān)系，但有一個(gè)限值。超過(guò)數(shù)百元件時(shí)，PA的功耗不再占主導(dǎo)地位，導(dǎo)致效益遞減。
　　整個(gè)系統(tǒng)的功耗同預(yù)期一樣，接收機(jī)的功耗隨著 RF 鏈的增加而線性提高。若將不斷下降的 Tx 功耗曲線疊加在不斷上升的Rx功耗曲線上，我們會(huì)觀察到一個(gè)功耗區(qū)域。
　　值出現(xiàn)在大約128個(gè)元件時(shí)，要利用128個(gè)元件實(shí)現(xiàn)60dBm的EIRP，PA技術(shù)是GaAs。
　　雖然使用 GaAs PA 可以實(shí)現(xiàn)的天線功耗和 60dBm EIRP，但這可能無(wú)法滿足系統(tǒng)設(shè)計(jì)的全部要求。前面提到，很多情況下要求將RFIC放在天線元件的λ/2間距以內(nèi)。使用GaAs發(fā)射/接收模塊可提供所需的性能，但不滿足尺寸約束條件。為了利用GaAs發(fā)射/接收模塊，需要采用其他封裝和布線方案。
　　優(yōu)先選擇可能是增加天線元件數(shù)量以使用集成到RFIC中的SiGe BiCMOS 功率放大器。若將元件數(shù)量加倍，達(dá)到約 56時(shí)，SiGe放大器便能滿足輸出功率要求。功耗的增幅很小，而且可以把SiGe BiCMOS RFIC放到天線元件 (28 GHz) 的 λ/2 間距以內(nèi)。
　　將這一做法擴(kuò)展到CMOS，發(fā)現(xiàn)CMOS 也能實(shí)現(xiàn)整體60dBm EIRP，但從技術(shù)圖看，元件數(shù)量還要加倍。因此，這種方案會(huì)導(dǎo)致尺寸和功耗增加，考慮到電流技術(shù)限制，CMOS 方法不是可行的選擇。
　　分析表明：同時(shí)考慮功耗和集成尺寸的話，當(dāng)前實(shí)現(xiàn)60dBm EIRP 天線的方案是將SiGe BiCMOS 技術(shù)集成到RFIC 中。 然而，如果考慮將更低功耗的天線用于CPE，那么CMOS 當(dāng)然是可行的方案。
　　這一分析是基于當(dāng)前可用技術(shù)，但毫米波硅工藝和設(shè)計(jì)技術(shù)正在取得重大進(jìn)步。我們預(yù)計(jì)未來(lái)的硅工藝會(huì)有更好的能效和更高的 輸出功率能力，將能實(shí)現(xiàn)更小的尺寸并進(jìn)一步優(yōu)化天線尺寸。
　　隨著 5G 的到來(lái)日益臨近，設(shè)計(jì)人員將持續(xù)遇到挑戰(zhàn)。為毫米波無(wú)線電應(yīng)用確定技術(shù)方案時(shí)，考慮信號(hào)鏈的所有方面和不同 IC 工藝的各種優(yōu)勢(shì)是有益的。