今天在宿舍學(xué)習(xí)的是S3C2440的系統(tǒng)時鐘體系，這部分的難點(diǎn)不是很多，所以相對來說輕松點(diǎn)，但還是把感悟記錄下來吧。

　　1.S3C2440的的時鐘體系有哪些？它們分別有什么作用？

　　答：以前一直有個小疑問，你說，這CPU運(yùn)行那么快，外部的設(shè)備運(yùn)行的就比較慢，那它們的時鐘源怎么匹配呢？哦，今天算是差不多弄清楚了。因為它們有不同的時鐘源。就S3C2440來說，

　　它有三種時鐘源：

　　（1）FCLK：用于CPU核。

　　（2）HCLK：用于AHB總線上的設(shè)備，比如CPU核存儲器控制器、中斷控制器、LCD控制器、DMA和USB主機(jī)模塊等高性能的設(shè)備。

　　（3）PCLK：用于APB總線上的設(shè)備，比如WATCHDOG、IIS、I2C、PWM定時器、MMC接口、ADC、UART、GPIO、RTC和SPI等低速設(shè)備。

　　產(chǎn)生這些時鐘源的簡要流程可以這樣描述：

　　（1）系統(tǒng)剛上電的時候，F(xiàn)CLK即等于外部輸入的時鐘。一般是12M或者24M的晶振。

　　（2）然后用軟件的方式打開MPLL（鎖相環(huán)電路，用于提高系統(tǒng)時鐘頻率），把12M或者24M的時鐘頻率提高到100-400M（針對于S3C2440）。

　　（3）再然后，通過設(shè)置一些寄存器，可以改變FCLK、HCLK、PCLk的時鐘頻率比例（比如說1：2：2）

　　這樣，其他的兩個時鐘源也就提高了。

　　要明白的是，系統(tǒng)在運(yùn)行的時候，是三個時鐘源一起在工作，分別為不同的設(shè)備提供不同的時鐘頻率。當(dāng)然，有些設(shè)備對這些頻率還不是很“滿意”、它會自己進(jìn)行一些倍頻或者分頻的工作。

　　2.本質(zhì)上，定時器的工作原理是什么？

　　答：定時器的工作原理簡要說起來其實也很簡單。就是利用系統(tǒng)給的時鐘（一般是PCLK）進(jìn)行計數(shù)，當(dāng)數(shù)計滿了，就會產(chǎn)生中斷。我們想要所長時間進(jìn)行中斷，把這個數(shù)計算好就行了。

　　其他：在敲代碼的過程中，發(fā)現(xiàn)一個小問題。書上說：就是在CPU在轉(zhuǎn)到中斷服務(wù)的時候，LR保存的是前一個工作模式的的即將執(zhí)行的地址，就中斷而言，是當(dāng)前PC+4。可是給的代碼例程里計算返回地址的時候用的是SUB lr,lr,#4—–是lr-4，這不又回到需要中斷的指令了。有問題。

　　后來，查了一些資料才知道，可能是書上寫錯了，這是我摘自一篇博客的話：

　　IRQ異常發(fā)生時，因為這個異常是在指令執(zhí)行時候發(fā)生的，PC的值等于當(dāng)前執(zhí)行指令加8，然后將這個值保存在LR中。但是LR寄存器中保存的是PC+8，指向的是后面的第二條指令，如果不進(jìn)行減4處理，將會漏執(zhí)行一條指令，所以PC恢復(fù)的時候就需要LR減4，所以正常從子程序返回的時候會使用如：

　　SUBS PC, LR,#4 返回到當(dāng)前指令的下一條指令