摘要：AD9751 是一種轉換速率可高達300MSPS的高速數(shù)模轉換器，它具有雙端口輸入、轉換高、速度快、功耗小、成本低等諸多優(yōu)點。同時具有優(yōu)異的交、直流特性，可廣泛應用于需要數(shù)據(jù)轉換的應用場合，同時可拓展高速數(shù)據(jù)系統(tǒng)中的應用。文中介紹了AD9751的主要特點和工作原理，討論了它的內(nèi)部PLL及高數(shù)字接口等應用問題。

　　關鍵詞：高速A/D轉換 PLL 高速數(shù)據(jù)接口 AD9751

　　1 概述

　　AD9751是一個雙輸入端口的超高速10位CMOS DAC。它內(nèi)含一個高性能的10位D/A內(nèi)核、一個基準電壓和一個數(shù)字接口電路。當AD9751工作于300MSPS時，仍可保持優(yōu)異的交流和直流特性。

　　AD9751 的數(shù)字接口包括兩個緩沖鎖存器以及控制邏輯。當輸入時鐘占空比不為50%時，可以使用內(nèi)部頻率鎖相環(huán)電路（PLL）。此時，頻率鎖相環(huán)電路將以兩倍于外部應用時鐘的速度來驅動DAC鎖存器，并可從兩個輸入數(shù)據(jù)通道上交替?zhèn)鬏敂?shù)據(jù)信號。其輸出傳輸數(shù)據(jù)率是單個輸入通道數(shù)據(jù)率的兩倍。當輸入時鐘的占空比為 50%或者對于時鐘抖動較為敏感時，該鎖相環(huán)可能失效，此時芯片內(nèi)的時鐘倍增器將啟動。因而當鎖相環(huán)失效時，可使用時鐘倍增器，或者在外部提供2倍時鐘并在內(nèi)部進行2分頻。

　　CLK輸入端（CLK+CLK-）能以差分方式或者單端方式驅動，這時信號壓擺率可低至1V的峰峰值。由于AD9751采用分段電流源結構，因而可運用適當?shù)?a target="_blank">開關技術去減小干擾，以使動態(tài)達到最了。其差分電源輸出可支持單端或差分應用。每個差分輸出端均可提供從2mA～20mA的標稱滿量程電流。

　　AD9751采用選進的低成本的0.35μm的CMOS工藝制造。它能在單電源2.7V～3.6V下工作，其功耗小于300mW。
　　AD9751具有如下主要特點：

　　●為高速TxDAC+s系列成員之一，且與該系列其它芯片的引腳兼容，可提供10、12和14位的分辨率。

　　●具有超高速的300MSPS轉換速率。

　　●帶有雙10位鎖存和多路復用輸入端口。

　　●內(nèi)含時鐘倍增器，可采用差分和單端時鐘輸入。

　　●功耗低，在2.7V～3.6V的單電源時，其功率低于300mW。

　　●片內(nèi)帶有1.20V且具有溫度補償?shù)膸峨妷夯鶞省?/P>

　　2 AD9751的引腳功能

　　AD9751采用48腳LQFP封裝，其工作溫度范圍為-40～+85℃，各主要引腳的功能如下：

　　IOUTA(43腳)：差分DAC電流輸出端；

　　IOUTB（42腳）：差分DAC電流輸出端；

　　REFIO（39腳）：基準輸入/輸出端；

　　DIV0，DIV1（37，38腳）：PLL控制和輸入端口模式選擇輸入腳；

　　FSADJ（40腳）：滿刻度電流輸出調(diào)節(jié)端；

　　AVDD（41腳）：模擬電源電壓；

　　ACOM（44腳）：模擬公共端；

　　DVDD（5，21腳）：數(shù)字電源電壓；

　　DCOM（4，22腳）：數(shù)字公共端；

　　PLLVDD（47腳）：相位鎖存回路電源電壓；

　　CLKVDD（48腳）：時鐘電源電壓；

　　CLKCOM（45腳）：時鐘和相位鎖存回路公共端；

　　CLK+（2腳）：差分時鐘輸入端；

　　CLK-（3腳）：差分時鐘輸入端；

　　LPF（46腳）：PLL的低通濾波器；

　　RESET（1腳）：內(nèi)部時鐘分頻器清零；

　　PLL-LOCK（6腳）：PLL鎖定顯示器輸出；

　　DB8-P1/DB0-P1（7～16腳）：數(shù)據(jù)位，DB9～DB0，端口1；

　　DB9-P2/DB0-P2（23～32腳）：數(shù)據(jù)位，DB9～DB0，端口2。

　　3 工作原理

　　圖1 是AD9751的內(nèi)部原理結構和外圍設計電路簡化方框圖。可以看出：AD9751包括一個能提供高達20mA滿量程電流（IOUTFS）的PMOS電流源陣列。該陣列被分成31個相等電流源并由它們組成5個有效位（MSB）。接下的4位，或中間位，由15個相等的電流源組成，它們的值為一個有效位電流源的1/16，剩下的LSB是中間位電流源的二進制權值的一部分。AD9751采用電流源實現(xiàn)中間位和較低位，而不是用R-2R梯形網(wǎng)絡，因而提高了多量程時小信號的動態(tài)性能，并且有助于維持DAC的高輸出阻抗特性（例如100kΩ）。

　　AD9751 數(shù)模轉換器中的模擬和數(shù)字部分各有自己獨立的供電電源（AVDD和DVDD），因而可以獨立地在2.7V～3.6V的工作范圍內(nèi)工作。它的數(shù)字部分包括邊沿觸發(fā)鎖存器和分段譯碼邏輯電路。而模擬部分則包括PMOS電流源及其相關的差分開關，以及1.2V的帶隙電壓基準和一個基準電壓控制放大器。

　　AD9751的滿刻度輸出電流由基準控制放大器決定，它通過調(diào)節(jié)一個外部電位器可使電流在2mA～20mA的范圍內(nèi)變化。而用外部電位器，基準控制放大器和電壓基準VREFIO可組合設定基準電流IREF。AD9751的滿刻度電流IOUTFS是IREF的值的32倍。

　　4 應用設計

　　4. 1 基準電壓

　　AD9751內(nèi)含一個1.2V的帶隙基準電壓。使用內(nèi)部基準時，在引腳REFIO和ACOM之間接0.1μF的電容可達到去耦的目的。

　　外部基準可以提供一個固定的基準電壓以提高和漂移特性，有時還可以給增益控制提供一個可變的基準電壓，從而起到乘法器的作用。因此，也可以使用接于REFIO端的外部基準。

　　4.2 鎖相環(huán)時鐘