圖1是僅在ON時(shí)延遲的電路——接通延遲電路，僅在電阻R上并聯(lián)二極管D，如果改變二極管的方向，如圖2所示，就變成了僅在OFF時(shí)延遲的電路——斷開(kāi)延遲電路。

　　圖1 僅上升部分延遲的接通延遲電路

　　圖2僅下降部分延遲的斷開(kāi)延遲電路

　　這種延遲電路中的二極管實(shí)現(xiàn)切換充放電時(shí)間的動(dòng)作。二極管不導(dǎo)通時(shí)，T＝RC；導(dǎo)通時(shí)，CMOSIC的輸出阻抗＋二極管D的動(dòng)作阻抗(可忽略)，可以極端地縮短時(shí)間常數(shù)。

　　圖3是接通延遲時(shí)的電容C端子電壓波形。橫切閾值電壓VN，的時(shí)間為接通延遲時(shí)間約(10μs)，橫切怖時(shí)電壓急劇上升，幾乎沒(méi)有延遲。

　　圖3 斷開(kāi)延遲電路的電容C端子電壓波形

　　這種電路輸人T＝RC以下的脈沖列不出現(xiàn)輸出，因此可適用于去掉幅度狹小的脈沖、噪聲等。

　　另一方面，斷開(kāi)延遲電路為拉長(zhǎng)脈沖寬度，需拉長(zhǎng)幅度狹小的脈沖列。

　　圖4是觀測(cè)斷開(kāi)延遲時(shí)的電容C端子電壓波形圖。OFF后橫切Vp，的時(shí)間（約10ps）為斷開(kāi)延遲時(shí)間。

　　圖4 斷開(kāi)延遲電路的電容C端子電壓波形

　　（R＝10kΩ，C＝1000pF，2V/div,10μs/div）