D/A轉(zhuǎn)換器DAC0832電路圖
出處:festool 發(fā)布于:2009-12-20 00:00:00 | 6632 次閱讀
DAC0832是采用CMOS工藝制成的單片直流輸出型8位數(shù)/模轉(zhuǎn)換器。如圖1所示,它由倒T型R-2R電阻網(wǎng)絡(luò)、模擬開關(guān)、運算放大器和參考電壓VREF四大部分組成。運算放大器輸出的模擬量V0為:
圖1


由上式可見,輸出的模擬量 與輸入的數(shù)字量(
) 成正比,這就實現(xiàn)了從數(shù)字量到模擬量的轉(zhuǎn)換。
一個8位D/A轉(zhuǎn)換器有8個輸入端(其中每個輸入端是8位二進制數(shù)的一位),有一個模擬輸出端。輸入可有28=256個不同的二進制組態(tài),輸出為256個電壓之一,即輸出電壓不是整個電壓范圍內(nèi)任意值,而只能是256個可能值。圖2是DAC0832的邏輯框圖和引腳排列。
圖2

D0~D7:數(shù)字信號輸入端。
ILE:輸入寄存器允許,高電平有效。
CS:片選信號,低電平有效。
WR1:寫信號1,低電平有效。
XFER:傳送控制信號,低電平有效。
WR2:寫信號2,低電平有效。
IOUT1、IOUT2:DAC電流輸出端。
Rfb:是集成在片內(nèi)的外接運放的反饋電阻。
Vref:基準(zhǔn)電壓(-10~10V)。
Vcc:是源電壓(+5~+15V)。
AGND:模擬地 NGND:數(shù)字地,可與AGND接在一起使用。
DAC0832輸出的是電流,一般要求輸出是電壓,所以還必須經(jīng)過一個外接的運算放大器轉(zhuǎn)換成電壓。實驗線路如圖3所示。
圖3

IN0~IN7:8路模擬信號輸入端。
A1、A2、A0 :地址輸入端。ALE地址鎖存允許輸入信號,在此腳施加正脈沖,上升沿有效,此時鎖存地址碼,從而選通相應(yīng)的模擬信號通道,以便進行A/D轉(zhuǎn)換。
START:啟動信號輸入端,應(yīng)在此腳施加正脈沖,當(dāng)上升沿到達時,內(nèi)部逐次逼近寄存器復(fù)位,在下降沿到達后,開始A/D轉(zhuǎn)換過程。
EOC:轉(zhuǎn)換結(jié)束輸出信號(轉(zhuǎn)換接受標(biāo)志),高電平有效。
OE:輸入允許信號,高電平有效。
CLOCK(CP):時鐘信號輸入端,外接時鐘頻率一般為640kHz。
Vcc:+5V單電源供電。
Vref(+),Vref(-):基準(zhǔn)電壓的正極、負極。一般Vref(+)接+5V電源,Vref(-)接地。
D7~D0:數(shù)字信號輸出端。 由A2、A1、A0三地址輸入端選通8路模擬信號中的任何一路進行A/D轉(zhuǎn)換。
版權(quán)與免責(zé)聲明
凡本網(wǎng)注明“出處:維庫電子市場網(wǎng)”的所有作品,版權(quán)均屬于維庫電子市場網(wǎng),轉(zhuǎn)載請必須注明維庫電子市場網(wǎng),http://hbjingang.com,違反者本網(wǎng)將追究相關(guān)法律責(zé)任。
本網(wǎng)轉(zhuǎn)載并注明自其它出處的作品,目的在于傳遞更多信息,并不代表本網(wǎng)贊同其觀點或證實其內(nèi)容的真實性,不承擔(dān)此類作品侵權(quán)行為的直接責(zé)任及連帶責(zé)任。其他媒體、網(wǎng)站或個人從本網(wǎng)轉(zhuǎn)載時,必須保留本網(wǎng)注明的作品出處,并自負版權(quán)等法律責(zé)任。
如涉及作品內(nèi)容、版權(quán)等問題,請在作品發(fā)表之日起一周內(nèi)與本網(wǎng)聯(lián)系,否則視為放棄相關(guān)權(quán)利。













