VMOS管共漏極組態(tài)的驅(qū)動要比共源極組態(tài)的驅(qū)動困難些，但還是比雙極晶體管共集電極組態(tài)的驅(qū)動容易。當(dāng)需要負(fù)載一端接地時，或者需要有源推-拉輸出電路時， 常采用共漏極電路。這種電路的驅(qū)動出現(xiàn)閑難，是因?yàn)殡S著負(fù)載上電壓的升高，共漏極器件的增強(qiáng)電壓降低。參看圖1-27，隨著負(fù)載RL上電壓接近電源電壓E2管T2的增強(qiáng)電壓下降。加果E1不大于E2，那么RL上的電壓總也達(dá)不到E2。

　　產(chǎn)生所需柵壓的一種辦法是自舉電路，如圖1-28（a） 所示。該電路中，當(dāng)VMOS管T1和T3導(dǎo)通時，通過二極管D1.電容C1被充電到電源電壓。當(dāng)T1和T3截止時，管T2的柵極電壓達(dá)到電源電壓。由于T2的源極使RL電平上拉，C1上電壓將保持不變，所以T2的柵源電壓也將保持不變。C1 容量應(yīng)足夠大，以保證當(dāng)它給T2的柵極電容充電時，電容器上的最小電壓也能等于T2所需的增強(qiáng)電壓。通常，選取C1容量大于VMOS管輸人電容C的10倍。
　　圖1-28（b）電路是在圖1-28（b）基礎(chǔ)上改進(jìn)而成，它增加若干元器件以進(jìn)一歩改善上升時間和下降時間。圖1-28（b）中，T4為射隨器，用來向T2提供較大的峰值柵極電流，以改善輸出脈沖的上升時間。當(dāng)T1導(dǎo)通時，二極管D2正向偏置，于是給柵極電容放電提供一低阻回路，減少了輸出脈沖的下降時間。