本文提出一種基于FPGA 的數(shù)字核脈沖分析器硬件設(shè)計方案，該方案采用現(xiàn)場可編程邏輯部件（FPGA），完成數(shù)字多道脈沖幅度分析儀的硬件設(shè)計。用QuartusⅡ軟件在FPGA 平臺上完成了數(shù)字核脈沖的幅度提取并生成能譜。在此基礎(chǔ)上通過電路設(shè)計建立了數(shù)字化能譜測量實驗裝置，實測了137Cs的能譜，測量結(jié)果與相同條件下的模擬能譜儀的實測譜完全吻合。由此證明基于FPGA 的數(shù)字多道脈沖幅度分析器硬件設(shè)計方案的正確可行，具有實用性。

    多道脈沖幅度分析儀和射線能譜儀是核監(jiān)測與和技術(shù)應(yīng)用中常用的儀器。20世紀90年代國外就已經(jīng)推出了基于高速核脈沖波形采樣和數(shù)字濾波成型技術(shù)的新型多道能譜儀，使數(shù)字化成為脈沖能譜儀發(fā)展的重要方向。國內(nèi)譜儀技術(shù)多年來一直停留在模擬技術(shù)水平上，數(shù)字化能譜測量技術(shù)仍處于方法研究階段。為了滿足不斷增長的高性能能譜儀需求，迫切需要研制一種數(shù)字化&gamma(＄1082.5000);能譜儀。通過核脈沖分析儀顯示在顯示器上的核能譜幫助人們了解核物質(zhì)的放射性的程度。

    圖1即為總體設(shè)計框圖，探測器輸出的核脈沖信號經(jīng)前端電路簡單調(diào)理后，經(jīng)單端轉(zhuǎn)差分，由采樣率為65 MHz 的高速ADC 在FPGA 的控制下進行模/數(shù)轉(zhuǎn)換，完成核脈沖的數(shù)字化，并通過數(shù)字核脈沖處理算法在FPGA 內(nèi)形成核能譜，核能譜數(shù)據(jù)可通過16 位并行接口傳輸至其他譜數(shù)據(jù)處理終端， 也可通過LVDS/RS 485接口實現(xiàn)遠程傳輸。特別需要注意的是，由于高速AD 前置，調(diào)理電路應(yīng)該滿足寬帶、高速，且電路參數(shù)能夠動態(tài)調(diào)整的需要，以適應(yīng)不同類型探測器輸出的信號，從而更好地發(fā)揮數(shù)字化技術(shù)的優(yōu)勢。

    前端電路

    前端電路由單端轉(zhuǎn)差分和高速ADC 電路組成。差分電路由于其良好的抗共模干擾能力而應(yīng)用廣泛。由于調(diào)理電路輸出的脈沖信號為單極性信號，若直接送入ADC，將損失一半的動態(tài)范圍。設(shè)計中在運放中加入一個適當?shù)钠秒妷海瑢螛O性信號轉(zhuǎn)換成雙極性信號后再送入ADC，以保證動態(tài)范圍。將信號由單端轉(zhuǎn)換成差分的同時，進行抗混疊濾波處理，完成帶寬的調(diào)整。

    本設(shè)計使用AD9649(＄14.7360) - 65 高速ADC 實現(xiàn)核脈沖的模/數(shù)轉(zhuǎn)換，AD9649(＄14.7360)為14 位并行輸出的高速模/數(shù)轉(zhuǎn)換器，具有功耗低、尺寸小、動態(tài)特性好等優(yōu)點。當信號從探測器通過調(diào)理電路，過差分轉(zhuǎn)單端電路后，以差分信號的形式進入ADC， 在差分時鐘的控制下，轉(zhuǎn)換成14 位數(shù)據(jù)，進入FPGA.該高速A/D 在外部FPGA 的控制下對信號進行采樣。然后將采樣后的數(shù)字信號送入FPGA 中實現(xiàn)數(shù)字核脈沖的幅度提取。圖2 為A/D 轉(zhuǎn)換的原理圖，AD9649(＄14.7360)在差分時鐘的同步下完成A/D 轉(zhuǎn)換，D0~D13為14個有效輸出數(shù)據(jù)位。

    FPGA

    目前國內(nèi)外多道脈沖幅度分析的數(shù)字化實現(xiàn)主要有2種方案：純DSP 方案、DSP+可編程器件方案。本文將充分發(fā)揮FPGA 的并行處理優(yōu)勢，在單片F(xiàn)PGA芯片上實現(xiàn)核脈沖的采集與數(shù)字核脈沖處理算法，經(jīng)Quar-tus-Ⅱ軟件仿真與綜合，本文選用EP3C40(＄78.5000) FPGA 芯片實現(xiàn)多道分析器的數(shù)字化功能。

    接口電路設(shè)計采用了LVDS 和RS485(＄49.9800)兩種長距離數(shù)據(jù)傳輸接口，用于實現(xiàn)核能譜數(shù)據(jù)的遠程傳輸。LVDS 即低電壓差分信號，是一種可以實現(xiàn)點對點或一點對多點的連接，具有低功耗，低誤碼率，低串擾，低噪聲和低輻射等特點。LVDS 在對信號完整性、地抖動及共模特性要求較高的系統(tǒng)中得到了越來越廣泛的應(yīng)用。圖3為低電壓、數(shù)據(jù)傳輸速率為655 Mb/s 的LVDS 接口電路。

    基于FPGA 的數(shù)字核脈沖分析器硬件設(shè)計方案。該方案在單片F(xiàn)PGA 中實現(xiàn)了多道脈沖幅度的數(shù)字分析功能，通過軟件功能仿真和實際運行，說明了數(shù)字多道脈沖幅度分析器硬件設(shè)計的可行性，將FPGA 應(yīng)用到數(shù)字能譜測量系統(tǒng)能充分發(fā)揮其并行處理優(yōu)勢，并能有效降低硬件電路設(shè)計的復(fù)雜度。