如圖 1所示，采用 LTspice 實現(xiàn)，該電路采用獨特配置的 6 個雙極晶體管 (BJT)，根據(jù)輸入極性“引導(dǎo)”來自 Q3 和 Q4 的輸出電流。

　　圖 1微混頻器拓?fù)涞?LTspice 原理圖，其中 6 個 BJT 的排列使得 Q3 和 Q4 的輸出電流取決于輸入極性。
　　它是如何運作的
　　C1 用作去耦電容器，允許 Q1 基極的電位隨 Q1 二極管連接的偏置 Vbe 變化。對于正輸入信號，Q2 充當(dāng) Q1 的鏡像，對于大的負(fù)輸入信號則截止；而 Q3 在小信號條件下是共源共柵，并提供大的負(fù)輸入電流。
　　對于理想的相同尺寸的晶體管，所有集電極電流都相等，并由 Q5 加 Q6 的基極-發(fā)射極電壓設(shè)置，該電壓由流過 R3 的電流（即 Ibias）確定。
　　當(dāng)輸入信號較大且為正時，輸入電流主要流過 Q1，Q1 充當(dāng)跨導(dǎo)器和共源共柵器件，而 Q3 隨著其發(fā)射極電壓上升而截止。 Q2 通過共源共柵器件 Q4“鏡像”Q1 集電極電流，該器件將大正輸入電流的副本吸收為正輸出。
　　大信號輸入　　在大負(fù)輸入上，所有輸入電流均由 Q3 提供，因為其發(fā)射極電壓下降且 Q1 截止，而 Q3 的集電極吸收負(fù)輸出（圖 2）。請注意，對于大的正輸入，輸出電流“定向”到 Q4 (+) 或 Q3(-)，并且對于理想器件而言是無限的。

　　圖 2響應(yīng)大負(fù)信號輸入的差分輸出的 LTspice 仿真。
　　小信號輸入　　如圖 3所示，輸入較小時，電路的工作方式類似于小信號 A 類類型，因為所有晶體管都以 Ibias 集電極電流工作。因此，在輸入電流為零的情況下，Q1 和 Q3 都傳導(dǎo) Ibias，Q2 和 Q4 也是如此，并且電路以差分輸出工作。

　　圖 3響應(yīng)小負(fù)輸入電流的差分輸出的 LTspice 仿真。　　實際結(jié)果

　　圖 4顯示了圖 1 中電路的實際結(jié)果，顯示在具有 2Vpp @ 1KHz 正弦波輸入的 DSO 上。圖 5顯示了圖 1 的 LTspice 模擬結(jié)果。請注意，LTspice 圖是使用顏色和顯示偏移偏差設(shè)置的，以匹配 DSO 顯示以進行比較。　　圖 4 圖1 原理圖的實際結(jié)果顯示在具有 2Vpp @ 1KHz 正弦波輸入的 DSO 上。

　　圖 5圖 1 的 LTspice 模擬結(jié)果，其中使用顏色和顯示偏移偏差設(shè)置繪圖以匹配 DSO 顯示以進行比較
　　另請注意 DSO 和 LTspice 結(jié)果中顯示的輕微“交叉失真”，這對于傳統(tǒng) A/B 級來說很常見。這可以通過更高的 Ibias 來改善，但代價是放大器功耗更高。
　　該拓?fù)浣Y(jié)構(gòu)提供了除單差分轉(zhuǎn)換之外的附加功能 [1]。它將動態(tài)輸入阻抗視為瞬時輸入信號電平的函數(shù)；傳統(tǒng)放大器討論中經(jīng)常未涉及的領(lǐng)域。
　　信號引起的失真始于有效放大器輸入阻抗隨動態(tài)信號電平變化并對抗源阻抗，創(chuàng)建非線性信號相關(guān)電壓/功率分配器來調(diào)制輸入信號電平。
　　改善輸入阻抗　　圖 6顯示了添加額外電阻以改善輸入阻抗隨輸入信號電平變化的版本[2]。請注意，添加了額外的電阻器，以幫助平衡大輸入信號擺幅時的輸入阻抗變化，同時仍然保持每個器件的集電極電流偏置相等（由 Ibias 確定）。

　　圖 6具有附加電阻的高動態(tài)范圍放大器，可幫助平衡大輸入信號擺幅期間的輸入阻抗變化，同時仍保持每個器件的集電極電流偏置相等（由 Ibias 確定）。
　　如圖7和圖 8所示，LTspice 輸入阻抗結(jié)果是通過在輸入掃過較大的正負(fù)范圍時獲取輸入電壓相對于輸入電流的導(dǎo)數(shù)得出的。

　　圖 7小信號輸入阻抗結(jié)果和輸出差分電流。

　　圖 8大信號+ 10 V 峰值輸入阻抗結(jié)果和輸出差分電流。