電容器去耦不良會增加失真
　　PCB 的電源和接地導(dǎo)體確實存在一定的電感。如果我們嘗試直接通過電源和接地導(dǎo)體提供設(shè)備的高頻電流，則該電感可能會導(dǎo)致問題。
　　回想一下，電感器上出現(xiàn)的電壓降與電流的變化率成正比。因此，在較高頻率下，電源和接地導(dǎo)體上會出現(xiàn)相對較大的壓降，我們將無法向 IC 提供恒定的電源電壓。
　　對于高速運算放大器，電源電壓的變化將取決于信號，因此線性性能將顯著下降。　　為了解決這個問題，我們將去耦電容器放置在靠近運算放大器電源引腳的位置。作為電荷源，去耦電容器提供高頻電流并顯著減少電源電壓的變化。

　　圖 1.采用適當去耦（左）和不去耦（右）的 AD9631 運算放大器的頻譜輸出。圖片由Analog Devices提供。
　　正如您所看到的，通過適當?shù)娜ヱ睿д娣至繒@著減少。
　　使電容器接地端子遠離運算放大器輸入
　　PCB 布局是優(yōu)化高速板失真性能的關(guān)鍵因素。考慮下面所示的非反相放大級的布局示例，該放大級使用 SOIC 封裝中的運算放大器。　　在這些示例中，所有組件都放置在電路板的頂側(cè)，只有正電源軌的旁路電容器 (Cbypass1 )位于底側(cè)。我們假設(shè)電路板有一個專用的接地層，并且由綠色圓圈表示的過孔將走線或焊盤連接到該接地層。

　　圖 2. 負電源軌旁路電容器放置位置不同的兩個電路圖。
　　正如您所看到的，除了負軌旁路電容器 ( Cbypass2 )的放置之外，兩種布局完全相同。左側(cè)的布局將 Cbypass2 的接地側(cè)靠近運算放大器輸入，而右側(cè)的布局則試圖使該端子靠近負載并遠離運算放大器輸入。
　　圖2(b)中的布局可以實現(xiàn)更好的失真性能。
　　仔細注意返回電流路徑
　　要理解為什么圖 2(b) 中的布局表現(xiàn)出較低的失真，請考慮當施加到負載的信號具有負極性時（即 C旁路 2提供負載電流）時流經(jīng)接地層的返回電流。　　當輸出信號極性為負時，從負載汲取的電流流過頂層走線和運算放大器電路，如圖 3 中的藍色箭頭所示。

　　圖 3. 與圖 2 相同的圖表，但用藍色箭頭顯示電流。
　　我們知道，高頻返回電流直接在信號走線下方流動，以最大限度地減少環(huán)路面積。因此，圖 3(a) 中布局的返回電流應(yīng)遵循與紅線所示類似的路徑。　　然而，值得注意的是，雖然大部分返回電流直接在信號走線下方流動，但它仍然可以在接地層上稍微擴散，如圖 4 所示。

　　圖 4.高頻返回電流的分布。圖片由Segera Davies提供。
　　因此，采用圖 3(a) 中的布局，返回電流會擾動運算放大器輸入端的電壓。耦合到運算放大器輸入的誤差信號將與信號相關(guān)，因此將導(dǎo)致運算放大器輸出失真。由于信號相關(guān)誤差電壓僅在輸出電壓的一種極性（負極性）期間出現(xiàn)，因此它主要會增加二次諧波失真。
　　返回電流將在圖 3(b) 中的接地層上選擇什么路徑？
　　同樣，信號走線正下方的路徑（藍色箭頭下方）將提供盡可能低的電感。然而，在這種情況下，旁路電容的接地側(cè)非常接近負載的接地端子。因此，與最小電感的路徑相比，3(a)中紅色箭頭所示的路徑可以提供非常小的電阻。事實上，返回電流會選擇阻抗最小的路徑（路徑電感和電阻都要考慮）。
　　為了確定返回電流的準確分布，我們需要仿真工具；然而，我們可以推斷出一部分返回電流將在紅色箭頭周圍流動，而相對較小的電流將在藍色箭頭下方流動。由于信號走線下方流動的電流相對較小，因此我們可以期望在電路的敏感節(jié)點下方（運算放大器輸入周圍）有一個“更安靜”的接地。
　　使旁路電容的接地側(cè)遠離運算放大器輸入是減少諧波失真的有效技術(shù)，并且在不同芯片制造商的不同技術(shù)文檔中通常推薦這種技術(shù)。
　　如果負載遠離運算放大器輸出怎么辦？　　我們再看一個示例，其中負載距離運算放大器輸出一定距離，如圖 5 所示。

　　圖 5. 我們的示例運算放大器電路，但負載距離運算放大器輸出較遠。
　　同樣，我們應(yīng)該使旁路電容器的接地側(cè)遠離運算放大器輸入。電容器應(yīng)放置在靠近運算放大器電源引腳的位置，其接地端靠近運算放大器輸出。
　　相當一部分返回電流應(yīng)遵循上面討論的低電阻路徑，從而形成下圖中紅線所示的返回電流路徑。