這種設(shè)計(jì)理念沒(méi)有采用傳統(tǒng)的用放大器支持 DAC 來(lái)提高輸出的方法，而是繪制了一條更少的通電路徑。它將 LM317 正穩(wěn)壓器與簡(jiǎn)單的 8 位 PWM DAC 拓?fù)浼稍谝黄穑垣@得強(qiáng)大的 11V、1.5A 功能。因此，它保留了簡(jiǎn)單性，同時(shí)利用了久經(jīng)考驗(yàn)的 Bob Pease 杰作的內(nèi)置故障保護(hù)功能（熱保護(hù)和過(guò)載）。其輸出與 LM317 內(nèi)部電壓基準(zhǔn)的保證 2% 精度成正比，使其安全地不受 5V 邏輯電源軌和輸入原始直流電源變化的影響。

　　CMOS SPDT 開(kāi)關(guān) U1b 和 U1c 接受 10kHz PWM 信號(hào)，通過(guò)反饋網(wǎng)絡(luò) R1、2 和 R3 為 U2 穩(wěn)壓器生成 0V 至 9.75V“ADJ”控制信號(hào)。輸入的 PWM 信號(hào)是交流耦合的，因此 U1 可以“浮動(dòng)”在 U2 的輸出上。 U1c 提供 PWM 信號(hào)的反相，實(shí)現(xiàn)主動(dòng)紋波消除，如“通過(guò)模擬減法消除 PWM DAC 紋波”中所述。請(qǐng)注意，R1||R2 = R3 可優(yōu)化紋波減法和 DAC 精度。　　然而，這種反饋布置確實(shí)使輸出電壓成為 PWM 占空因數(shù) (DF) 的非線性函數(shù)，如下所示：

　　Vout = 1.25 / (1 – DF(1 – R1/(R1 + R2))
　　= 1.25 / (1 – 0.885*DF)
　　如圖 2所示。
　　圖 2 Vout（1.25 V 至 11 V）與 PWM DF（0 至 1）的關(guān)系，其中 Vout = 1.25 / (1 – 0.885*DF)。　　圖 3繪制了圖 2 的反圖，產(chǎn)生任何給定 Vout 所需的 PWM DF。

　　圖 3與圖 2 相反，其中 PWM DF = (1 – 1.25/Vout)/0.885。
　　相應(yīng)的 8 位 PWM 設(shè)置計(jì)算為：Dbyte = 255 (1 – 1.25 / Vout) / 0.885
　　Vfullscale = 1.25 / (R1/(R1 + R2))，因此除 11 V 之外的設(shè)計(jì)選擇也是可用的。 11 V 是與 HC4053 額定值一致的最大值，但如果用金屬柵極 CD4053B 代替 U1，則最高可達(dá) 20 V。但是，不要忘記 R3 = R1||R2 的要求。
　　電源軌 V+ 可以是從最小Vfullscale+3V（以滿足 U2 的最小余量壓差要求）到 LM317 的絕對(duì)最大 40V 限制的任意值。由于該芯片具有出色的 PSRR，DAC 精度不會(huì)受到影響，但效率當(dāng)然可能會(huì)受到影響。
　　U2 應(yīng)根據(jù)所需輸出電流乘以 V- 至 Vout 差值所產(chǎn)生的散熱量來(lái)進(jìn)行散熱。在高電流和低 Vout 下，最高可達(dá)兩位數(shù)瓦特。