即使沒(méi)有電容器，如果用作AC信號(hào)源，則設(shè)計(jì)思想（DI）pWM驅(qū)動(dòng)電路的時(shí)間常數(shù)和非線性性質(zhì)也有限制。當(dāng)然，DI的標(biāo)題清楚地表明，向負(fù)載提供交流電流不是性能目標(biāo)。但是其中一位評(píng)論者對(duì)交付AC和DC電流感興趣。
　　基本LM317當(dāng)前來(lái)源　　我想知道，如果由LM317和電阻RS和RC組成的子電路，如果電路是從合適的控制電流驅(qū)動(dòng)的。在圖1中，研究此過(guò)程的第一步是模擬由U1和RS1制成的基本LM317電流源[1]驅(qū)動(dòng)負(fù)載RL1。負(fù)載電流為10 mA。

　　圖1在模擬和測(cè)試工作臺(tái)上研究的一系列LM317電路作為當(dāng)前源。
　　模擬了電路的寬帶PSRR，以歐姆測(cè)量，并定義為V1電源與AC電流通過(guò)RL1的交流電壓之比。從DC到近1 kHz，結(jié)果略高于100kΩ，在10kHz下降至10kΩ以下。到目前為止，一切都很好。接下來(lái)，測(cè)試了包含U2的候選子路。理想的無(wú)限阻抗DC電流源I1（選擇為了確保子電路性能的降解）安排RL2也接收10 mA DC。我希望在這里幾乎相同的PSRR。但令我驚訝的是，DC至1KHz的阻抗降至2kΩ略低于2kΩ，在10 kHz時(shí)降至100Ω以上！
　，根本沒(méi)有流過(guò)LM317調(diào)整引腳的電流，甚至沒(méi)有數(shù)據(jù)表的標(biāo)稱(chēng)50 A DC。結(jié)果，也沒(méi)有任何AC電流流過(guò)RC2或調(diào)整，以解釋PSRR降低。顯然，LM317文件[2]用于模擬不適合測(cè)試PSRR。
　　對(duì)PSRR進(jìn)行了測(cè)試的電路是將U3作為中心元素的電路。結(jié)果比從直流到1 kHz的模擬U1：500kΩ更接近，但也更好，在10 kHz時(shí)下降至360kΩ，在50 kHz時(shí)跌至80kΩ。但是當(dāng)我在板凳上時(shí)，我開(kāi)始仔細(xì)觀察其他一些事情。
　　U3電路通過(guò)從LM317的VREF（OUT和ADJ之間的電壓差）從RC3上減去VDROP的電壓下降，并在RS3上施加VREF - VDROP。必須仔細(xì)注意VDROP的準(zhǔn)確性，這是足夠的挑戰(zhàn)。但是那是vref;它的極限是什么？
　　我決定進(jìn)行一些DC測(cè)量。我有八個(gè)Texas Instruments LM317KCS IC（TO-220套件），所有這些都帶有相同的日期代碼標(biāo)記。使用U4電路，我測(cè)量了其中每個(gè)電路的VO（OUT），將V4設(shè)置為12 VDC。 VO范圍從1.243 V到1.263 V，差異為20毫伏。對(duì)于其中一個(gè)，我將V4設(shè)置為5分鐘，然后在同一時(shí)間段內(nèi)將V4設(shè)置為25 V。
　　經(jīng)過(guò)這些時(shí)間間隔后，測(cè)量結(jié)果顯示VO中的27 mV下降。這超過(guò)25°C下的5 mV，該5 mV來(lái)自規(guī)格線調(diào)節(jié)，每1V線電壓變化為.04％。因此，我重新檢查了我的測(cè)量結(jié)果，但得到了相同的結(jié)果。從所有這些測(cè)量值中，不可能確定VREF在不同IC，負(fù)載電流，直流輸入電壓和任意電路的連接溫度上的極限。當(dāng)然，諾亞的報(bào)仇是：每40天，長(zhǎng)期穩(wěn)定參數(shù)每40天就可以給我們帶來(lái)1％的VREF班次：12.5 mv。從所有這些方面，我對(duì)VREF的規(guī)格參考電壓極限為1.25 v±50 mV。那么這種歧義有什么影響？
　　我們確實(shí)需要一個(gè)可編程的供應(yīng)，因此，讓我們堅(jiān)持使用U2配置并延期考慮實(shí)用的可編程電流源代替I1。不管電阻值如何，該電路傳遞給負(fù)載的電流為：
　　iload = vref / rs +（iadj - i1） * rc / rs　　當(dāng)i1為零時(shí)，會(huì)發(fā)生ILOAD，IMAX的最大值。當(dāng)要求電路傳遞IMAX/10時(shí)，（IADJ - I1） * RC理想情況下將設(shè)置為約9 * VREF。但是現(xiàn)在ILOAD等于125±50mV； ±40％的變化！如果需要小于iMax/10，情況會(huì)變得更糟。我歡迎有關(guān)如何處理此處看到的有限準(zhǔn)確性和操作范圍的建議。但是現(xiàn)在，讓我們考慮圖2電路。

　　圖2 Darlington Q1/Q2帶有電流為0-Ω負(fù)載，V_負(fù)載。 R2，R5，R4和C2建立穩(wěn)定性，應(yīng)在組裝電路中檢查。 R1建立了最小Q1 DC偏置。
　　在圖2中，v_supply在12 VDC處提供功率。 V_IN采用10、100和1000 mV的直流電壓，以產(chǎn)生10、100和1000 mA的直流電流通過(guò)V_負(fù)載。示意圖中的每個(gè)電壓源以1、10、100、1000或10000 Hz的頻率產(chǎn)生一個(gè)正弦波，以測(cè)試PSRR（圖3），輸出阻抗（圖4）和信號(hào)傳遞（圖5）；但是一次只有一個(gè)正弦源活躍。　　當(dāng)活動(dòng)為1-V峰時(shí)，V_LOAD和V_SUPPLY的正弦振幅，而對(duì)于V_IN為1 mV；因此，當(dāng)用V_IN所采用的三個(gè)不同的直流電壓總結(jié)時(shí)，凈電壓和電流將保持正值。所有仿真測(cè)量均通過(guò)V_load進(jìn)行電流。表1列出了流過(guò)該負(fù)載的模擬經(jīng)文所需的直流電流。

　　圖3歐姆經(jīng)文中的PSRR阻抗頻率如V_load所示，對(duì)于三種不同的DC電流。更高的阻抗與更理想的當(dāng)前來(lái)源有關(guān)。 （曲線上的點(diǎn)表示模擬測(cè)量。）

　　圖4 V_負(fù)載在三種不同的DC電流下看到的歐姆阻抗。更高的阻抗與更理想的當(dāng)前來(lái)源有關(guān)。曲線上的點(diǎn)表示模擬測(cè)量。

　　圖5歐姆經(jīng)文中的阻抗從v_in到v_load。設(shè)計(jì)目標(biāo)的值為1.0000。曲線上的點(diǎn)表示模擬測(cè)量