在電子電路設(shè)計(jì)領(lǐng)域，Buck 電路作為一種常見(jiàn)的降壓型開(kāi)關(guān)電源電路，被廣泛應(yīng)用于各種電子設(shè)備中。在設(shè)計(jì) Buck 電路時(shí)，我們常常會(huì)發(fā)現(xiàn)有些設(shè)計(jì)會(huì)在自舉電容處串聯(lián)一個(gè)小電阻。那么，這究竟是出于什么考慮呢？下面我們將詳細(xì)探討這一問(wèn)題。


在 Buck 電路中，自舉電容 Cboot、PCB 走線以及 MOSFET 的柵極存在寄生電感（Lpar）。這些寄生電感與自舉電容 Cboot 和 MOSFET 的柵極電容 Cgd 會(huì)形成 LC 諧振電路。當(dāng) SW 電壓出現(xiàn)劇烈跳變時(shí)，就會(huì)引發(fā)高頻振鈴現(xiàn)象。如下圖所示為沒(méi)有加入 Rboot 的 SW 引腳波形。

圖 1 buck 電路典型應(yīng)用
高頻振鈴是電磁干擾（EMI）的主要來(lái)源之一。它就像一個(gè)天線，會(huì)向外輻射噪聲，從而對(duì)其他電路造成影響。在實(shí)際的電子設(shè)備中，EMI 問(wèn)題可能會(huì)導(dǎo)致設(shè)備性能下降、信號(hào)干擾等一系列問(wèn)題，嚴(yán)重時(shí)甚至?xí)绊懺O(shè)備的正常工作。

圖 2 無(wú) Rboot 的 SW 引腳波形
當(dāng)我們?cè)谧耘e電容處串聯(lián)電阻 Rboot 后，情況就會(huì)得到明顯改善。串入電阻 Rboot 可以增加該諧振回路的阻尼，有效地抑制振鈴現(xiàn)象，使開(kāi)關(guān)波形更加平滑。這就如同給一個(gè)搖擺的門(mén)加上了阻尼器，能夠讓門(mén)的運(yùn)動(dòng)更加穩(wěn)定。如下圖所示為加上 Rboot 的 SW 波形。

通過(guò)抑制振鈴，EMI 性能會(huì)得到顯著提升，電路也更容易通過(guò)電磁兼容性測(cè)試。電磁兼容性測(cè)試是確保電子設(shè)備在電磁環(huán)境中能夠正常工作，且不對(duì)其他設(shè)備產(chǎn)生干擾的重要測(cè)試。因此，在 Buck 電路中串聯(lián)電阻 Rboot 對(duì)于提高整個(gè)電子系統(tǒng)的電磁兼容性具有重要意義。
不過(guò)，串聯(lián)電阻也并非只有好處。它會(huì)減緩開(kāi)關(guān)邊沿，這實(shí)際上是一種在效率和可靠性 / 噪聲之間的折衷方案。雖然串聯(lián)電阻會(huì)略微增加開(kāi)關(guān)損耗，但卻大大提高了系統(tǒng)的穩(wěn)健性。在實(shí)際應(yīng)用中，我們需要根據(jù)具體的設(shè)計(jì)要求和性能指標(biāo)，權(quán)衡利弊，選擇合適的電阻值。
在 PCB 布局時(shí)，如果空間允許，建議在 Cboot 電容的 SW 端預(yù)留一個(gè) 0Ω 電阻的焊盤(pán)。這樣一來(lái)，如果在測(cè)試過(guò)程中發(fā)現(xiàn) SW 節(jié)點(diǎn)存在嚴(yán)重的振鈴和 EMI 問(wèn)題，我們可以非常方便地將其替換為一個(gè)小阻值的電阻來(lái)進(jìn)行調(diào)試和優(yōu)化，而無(wú)需修改 PCB。這是開(kāi)關(guān)電源設(shè)計(jì)中一種常見(jiàn)且實(shí)用的設(shè)計(jì)技巧，能夠有效提高設(shè)計(jì)的靈活性和可調(diào)試性。