基于CPLD的無(wú)人機(jī)綜合無(wú)線電系統(tǒng)中擴(kuò)頻電路的設(shè)計(jì)

摘 要：本文分析了無(wú)人機(jī)綜合無(wú)線電系統(tǒng)中的擴(kuò)頻原理，介紹了一種基于CPLD的擴(kuò)頻電路。該電路多應(yīng)用于遙控指令的頻譜擴(kuò)展，結(jié)構(gòu)簡(jiǎn)單、保密性強(qiáng)。　　關(guān)鍵詞：無(wú)人機(jī)；綜...

分類：EDA/PLD/PLC 時(shí)間：2007-09-26 閱讀：2948 關(guān)鍵詞：基于CPLD的無(wú)人機(jī)綜合無(wú)線電系統(tǒng)中擴(kuò)頻電路的設(shè)計(jì)74HC15725008001PLCC

基于CPLD寬帶移動(dòng)通信系統(tǒng)數(shù)據(jù)幀的實(shí)現(xiàn)

摘　要：寬帶移動(dòng)通信系統(tǒng)的關(guān)鍵技術(shù)之一是自適應(yīng)調(diào)制，與窄帶移動(dòng)通信系統(tǒng)的調(diào)制方式完全不同，因而系統(tǒng)數(shù)據(jù)幀格式也隨之改變，針對(duì)采用時(shí)分雙工（TDD）工作方式的時(shí)分復(fù)...

分類：EDA/PLD/PLC 時(shí)間：2007-09-26 閱讀：2108 關(guān)鍵詞：基于CPLD寬帶移動(dòng)通信系統(tǒng)數(shù)據(jù)幀的實(shí)現(xiàn)19231011PLUS

基于FPGA的音頻處理芯片的設(shè)計(jì)

摘 要：提出一種采用現(xiàn)場(chǎng)可編程門陣列器件FPGA實(shí)現(xiàn)音頻處理芯片的方案。首先對(duì)FIR濾波器的算法進(jìn)行了改良，然后采用VHDL語(yǔ)言對(duì)音頻處理芯片的每個(gè)模塊分別設(shè)計(jì)。通過(guò)計(jì)算機(jī)...

分類：EDA/PLD/PLC 時(shí)間：2007-09-26 閱讀：2428 關(guān)鍵詞：基于FPGA的音頻處理芯片的設(shè)計(jì)014B02AF0025

加速FPGA系統(tǒng)實(shí)時(shí)調(diào)試技術(shù)

摘要：隨著FPGA的設(shè)計(jì)速度、尺寸和復(fù)雜度明顯增長(zhǎng)，在整個(gè)設(shè)計(jì)流程中的實(shí)時(shí)驗(yàn)證和調(diào)試部分成為當(dāng)前FPGA系統(tǒng)的關(guān)鍵部分。獲得FPGA內(nèi)部信號(hào)有限、FPGA封裝和印刷電路板(PCB)...

分類：EDA/PLD/PLC 時(shí)間：2007-09-26 閱讀：2879 關(guān)鍵詞：加速FPGA系統(tǒng)實(shí)時(shí)調(diào)試技術(shù)BACKCONVERTER200M

關(guān)于CPLD和接觸式圖像傳感器的圖像采集系統(tǒng)

接觸式圖像傳感器CIS（Contact Image Sensor）是繼CCD之后于20世紀(jì)90年代研究和開(kāi)發(fā)的一種新型光電耦合器件[1]。它將光電傳感陣列、LED光源陣列、柱狀透鏡陣列、移位寄存器...

分類：EDA/PLD/PLC 時(shí)間：2007-09-26 閱讀：1944 關(guān)鍵詞：關(guān)于CPLD和接觸式圖像傳感器的圖像采集系統(tǒng)250074HC16245

Actel推出業(yè)界功耗的FPGA系列——IGLOO

Actel 公司宣布推出業(yè)界功耗的現(xiàn)場(chǎng)可編程門陣列 (FPGA) -- IGLOO™ 系列。這個(gè)以 Flash 為基礎(chǔ)的產(chǎn)品系列的靜態(tài)功耗為5µW，是最接近競(jìng)爭(zhēng)產(chǎn)品功耗的四分之一；與...

分類：EDA/PLD/PLC 時(shí)間：2007-09-26 閱讀：1787 關(guān)鍵詞：Actel推出業(yè)界功耗的FPGA系列——IGLOO2006SRAMFPGAASIC

降低FPGA功耗的設(shè)計(jì)技巧和ISE功能分析工具

新一代FPGA的速度變得越來(lái)越快，密度變得越來(lái)越高，邏輯資源也越來(lái)越多。那么如何才能確保功耗不隨這些一起增加呢？很多設(shè)計(jì)抉擇可以影響系統(tǒng)的功耗，這些抉擇包括從顯見(jiàn)的...

分類：EDA/PLD/PLC 時(shí)間：2007-09-26 閱讀：1560 關(guān)鍵詞：降低FPGA功耗的設(shè)計(jì)技巧和ISE功能分析工具100MHZPOWER

基于FPGA的判決反饋均衡器的設(shè)計(jì)與實(shí)現(xiàn)

1. 引言 　　在移動(dòng)通信和高速無(wú)線數(shù)據(jù)通信中，多徑效應(yīng)和信道帶寬的有限性以及信道特性的不完善性導(dǎo)致數(shù)據(jù)傳輸時(shí)不可避免的產(chǎn)生碼間干擾，成為影響通信質(zhì)量的主要因素，...

分類：EDA/PLD/PLC 時(shí)間：2007-09-25 閱讀：1695 關(guān)鍵詞：基于FPGA的判決反饋均衡器的設(shè)計(jì)與實(shí)現(xiàn)FPGAXC2VP70

基于FPGA的UARTl6550的設(shè)計(jì)

1 引 言 　　UART(Universal Asynchronous Receiver/Transmitter，通用異步收發(fā)器)是用于控制CPU與串行設(shè)備通信的芯片，將由CPU傳送過(guò)來(lái)的并行數(shù)據(jù)轉(zhuǎn)換為輸出的串行數(shù)據(jù)流...

分類：EDA/PLD/PLC 時(shí)間：2007-09-25 閱讀：1811 關(guān)鍵詞：基于FPGA的UARTl6550的設(shè)計(jì)XILINXCONTROLINS8250HOLD

基于FPGA系統(tǒng)易測(cè)試性的研究

引 言 　　現(xiàn)代科技對(duì)系統(tǒng)的可靠性提出了更高的要求，而FPGA技術(shù)在電子系統(tǒng)中應(yīng)用已經(jīng)非常廣泛，因此FPGA易測(cè)試性就變得很重要。要獲得的FPGA內(nèi)部信號(hào)十分有限、FPGA封裝和...

分類：EDA/PLD/PLC 時(shí)間：2007-09-25 閱讀：1564 關(guān)鍵詞：基于FPGA系統(tǒng)易測(cè)試性的研究XILINXALTERAWINDOWS

基于FPGA的多種分頻設(shè)計(jì)與實(shí)現(xiàn)

引言　　分頻器是FPGA設(shè)計(jì)中使用頻率非常高的基本單元之一。盡管目前在大部分設(shè)計(jì)中還廣泛使用集成鎖相環(huán)(如altera的PLL，Xilinx的DLL)來(lái)進(jìn)行時(shí)鐘的分頻、倍頻以及相移設(shè)計(jì)...

分類：EDA/PLD/PLC 時(shí)間：2007-09-25 閱讀：1793 關(guān)鍵詞：基于FPGA的多種分頻設(shè)計(jì)與實(shí)現(xiàn)XILINXALTERAFPGA

一種基于CPLD的曼徹斯特編解碼器設(shè)計(jì)

引言 　　雖然計(jì)算機(jī)通信的方法和手段多種多樣，但都必須依靠數(shù)據(jù)通信技術(shù)。數(shù)據(jù)通信就是將數(shù)據(jù)信號(hào)加到數(shù)據(jù)傳輸信道上進(jìn)行傳輸，并在接收點(diǎn)將原始發(fā)送的數(shù)據(jù)正確地恢復(fù)過(guò)...

分類：EDA/PLD/PLC 時(shí)間：2007-09-25 閱讀：1897 關(guān)鍵詞：一種基于CPLD的曼徹斯特編解碼器設(shè)計(jì)XC95108PQ100-750000

基于FPGA的八位RISC CPU的設(shè)計(jì)

1 引 言 　　隨著數(shù)字通信和工業(yè)控制領(lǐng)域的高速發(fā)展，要求專用集成電路（ASIC）的功能越來(lái)越強(qiáng)，功耗越來(lái)越低，生產(chǎn)周期越來(lái)越短，這些都對(duì)芯片設(shè)計(jì)提出了巨大的挑戰(zhàn)，傳...

分類：EDA/PLD/PLC 時(shí)間：2007-09-25 閱讀：2569 關(guān)鍵詞：基于FPGA的八位RISC CPU的設(shè)計(jì)XILINXCOMPUTERMINIMUM

CPLD與式編碼器高速通信在高高速伺服單元中的應(yīng)用

摘要： 本文論述高精高速伺服單元中的CPLD與高的式編碼器之間如何實(shí)現(xiàn)高速通信。　　關(guān)鍵詞： CPLD；式編碼器；通信引言　　目前國(guó)內(nèi)數(shù)控機(jī)床中的伺服電機(jī)一般都是配套增量...

分類：EDA/PLD/PLC 時(shí)間：2007-09-25 閱讀：3388 關(guān)鍵詞：CPLD與絕對(duì)式編碼器高速通信在高精度高速伺服單元中的應(yīng)用EPM570T144C5ALTERALVC4245A

基于FPGA的DS/CDMA解擴(kuò)解調(diào)模塊設(shè)計(jì)與實(shí)現(xiàn)

在CDMA通信系統(tǒng)中，用于基站信號(hào)轉(zhuǎn)發(fā)的接收機(jī)是一個(gè)模塊，一臺(tái)接收機(jī)只是處理一路用戶的解擴(kuò)解調(diào)顯然是不合理的，為了提高接收機(jī)的效率和降低成本，有必要設(shè)計(jì)一種多路CDMA...

分類：EDA/PLD/PLC 時(shí)間：2007-09-25 閱讀：2260 關(guān)鍵詞：基于FPGA的DS/CDMA解擴(kuò)解調(diào)模塊設(shè)計(jì)與實(shí)現(xiàn)S3C2410AT91SAM7S64EP2S60F672