在選用FPGA進行設(shè)計時如何降低功耗

如今，各種規(guī)范和標(biāo)準(zhǔn)都對系統(tǒng)的整體功耗提出了越來越嚴(yán)格的要求，以至于系統(tǒng)設(shè)計師面臨越來越艱巨的挑戰(zhàn)。 　　傳統(tǒng)意義上，ASIC和CPLD是低功耗競爭中當(dāng)仁不讓的贏家。但是由于相對成本較高，且用戶對高端性能和額...

分類：EDA/PLD/PLC 時間：2008-06-16 閱讀：2894 關(guān)鍵詞：在選用FPGA進行設(shè)計時如何降低功耗FPGA

用DSP和FPGA構(gòu)建多普勒測量系統(tǒng)

隨著FPGA性能和容量的改進，使用FPGA執(zhí)行DSP功能的做法變得越來越普遍。 　　許多情況下，可在同一應(yīng)用中同時使用處理器和FPGA，采用協(xié)處理架構(gòu)，讓FPGA執(zhí)行預(yù)處理或后處理操作，以加快處理速度。 　　傳統(tǒng)上，大量...

分類：EDA/PLD/PLC 時間：2008-06-16 閱讀：1686 關(guān)鍵詞：用DSP和FPGA構(gòu)建多普勒測量系統(tǒng)CY7C68013DP83847DSPFPGA

FPGA器件選型研究

1 引 言 　　現(xiàn)場可編程門陣列FPGA有集成度高、體積小、靈活可重配置、實驗風(fēng)險小等優(yōu)點，在復(fù)雜數(shù)字系統(tǒng)中得到了越來越廣泛的應(yīng)用。隨著FPGA技術(shù)的成熟和不斷飛速發(fā)展，數(shù)字電路的設(shè)計只需一片F(xiàn)PGA器件、一些存儲設(shè)...

分類：EDA/PLD/PLC 時間：2008-06-16 閱讀：5056 關(guān)鍵詞：FPGA器件選型研究FPGA

FPGA+DSP實時三維圖像信息處理系統(tǒng)

三維圖像信息處理一直是圖像視頻處理領(lǐng)域的熱點和難點，目前國內(nèi)外成熟的三維信息處理系統(tǒng)不多，已有的系統(tǒng)主要依賴高性能通用PC完成圖像采集、預(yù)處理、重建、構(gòu)型等囊括底層和高層的處理工作。三維圖像處理數(shù)據(jù)量特...

分類：EDA/PLD/PLC 時間：2008-06-16 閱讀：2240 關(guān)鍵詞：FPGA+DSP實時三維圖像信息處理系統(tǒng)AL422BPCI9030SAA7111APCF8584XC3S400MAX440FPGADSP

SDRAM接口的VHDL設(shè)計

RAM（隨機存取存儲器　是一種在電子系統(tǒng)中應(yīng)用廣泛的器件，通常用于數(shù)據(jù)和程序的緩存。隨著半導(dǎo)體工業(yè)的發(fā)展，RAM獲得了飛速的發(fā)展，從RAM、DRAM(Dynamic RAM，即動態(tài)RAM)發(fā)展到SDRAM(Synchronous Dynamic RAM，即...

分類：EDA/PLD/PLC 時間：2008-06-16 閱讀：4810 關(guān)鍵詞：SDRAM接口的VHDL設(shè)計RS232SDRAM接口VHDL

時序邏輯等效性檢查方法使設(shè)計風(fēng)險降至

寄存器傳輸級(RTL)驗證在數(shù)字硬件設(shè)計中仍是瓶頸。行業(yè)調(diào)研顯示，功能驗證占整個設(shè)計工作的70%。但即使把重點放在驗證上面，仍有超過60%的設(shè)計出帶需要返工。其主要原因是在功能驗證過程中暴露出來的邏輯或功能瑕疵...

分類：EDA/PLD/PLC 時間：2008-06-16 閱讀：1429 關(guān)鍵詞：時序邏輯等效性檢查方法使設(shè)計風(fēng)險降至時序邏輯C/C++

飛思卡爾和Altera攜手在FPGA上推出首款軟ColdFire內(nèi)核

為了滿足高度定制化半導(dǎo)體解決方案的市場需求，飛思卡爾在AlteraCycloneIII系列FPGA上推出32位V1ColdFire內(nèi)核的首款現(xiàn)場可編程柵格陣列（FPGA）。半導(dǎo)體知識產(chǎn)權(quán)（IP）許可專家IPextreme公司將通過其在線CoreSt

分類：EDA/PLD/PLC 時間：2008-06-16 閱讀：2615 關(guān)鍵詞：飛思卡爾和Altera攜手在FPGA上推出首款軟ColdFire內(nèi)核FPGA內(nèi)核

Freescale將為SOPC Builder工具推出32位V1 ColdFire軟核

幫助系統(tǒng)級設(shè)計人員在FPGA軟核處理器上有更多的選擇，Altera公司宣布，F(xiàn)reescale將為SOPCBuilder工具推出32位V1ColdFire軟核。為迅速方便的使用AlteraCycloneIIIFPGA建立系統(tǒng)級設(shè)計，設(shè)計人員現(xiàn)在使用

分類：EDA/PLD/PLC 時間：2008-06-14 閱讀：2498 關(guān)鍵詞：Freescale將為SOPC Builder工具推出32位V1 ColdFire軟核ColdFire軟核FPGA

Synopsys推出IC COMPILER布線工具Zroute

新思科技推出新型多線程布線工具Zroute，完整集成于ICCompiler。在微處理器、消費類電子、無線領(lǐng)域和計算機圖形市場的早期前沿用戶推動下，為了充分發(fā)揮最新多核微處理器架構(gòu)的優(yōu)勢，并且解決IC設(shè)計領(lǐng)域新興的DFM（...

分類：EDA/PLD/PLC 時間：2008-06-10 閱讀：2776 關(guān)鍵詞：Synopsys推出IC COMPILER布線工具Zroute布線工具

LDRA工具套件支持發(fā)布的MISRA C++:2008標(biāo)準(zhǔn)

LDRA已經(jīng)進一步增強了LDRA工具套件的能力以支持汽車工業(yè)軟件可靠性協(xié)會（MISRA）剛發(fā)布的MISRA-C++:2008標(biāo)準(zhǔn)。雖然MISRA標(biāo)準(zhǔn)由汽車行業(yè)制定，但是該標(biāo)準(zhǔn)已經(jīng)在象鐵路，航空，國防，醫(yī)療等領(lǐng)域被廣泛接受。LDRA對這個...

分類：EDA/PLD/PLC 時間：2008-06-10 閱讀：3436 關(guān)鍵詞：LDRA工具套件支持最新發(fā)布的MISRA C++:2008標(biāo)準(zhǔn)MISRAC++

用Visual C++實現(xiàn)遠(yuǎn)程線程嵌入技術(shù)

遠(yuǎn)程線程技術(shù)指的是通過在另一個進程中創(chuàng)建遠(yuǎn)程線程的方法進入那個進程的內(nèi)存地址空間。我們知道，在進程中，可以通過CreateThread函數(shù)創(chuàng)建線程，被創(chuàng)建的新線程與主線程（就是進程啟動時被同時自動建立的那個線程）...

分類：EDA/PLD/PLC 時間：2008-06-05 閱讀：1688 關(guān)鍵詞：用Visual C++實現(xiàn)遠(yuǎn)程線程嵌入技術(shù) C++遠(yuǎn)程嵌入

賽靈思開始交付VIRTEX-5 SXT FPGA的首批產(chǎn)品

可編程解決方案廠商賽靈思公司(Xilinx)日前宣布開始向市場交付針對高性能數(shù)字信號處理(DSP)而優(yōu)化的65nmVirtex-5SXT現(xiàn)場可編程門陣列(FPGA)器件的首批產(chǎn)品。SXT平臺創(chuàng)造了DSP性能的行業(yè)新紀(jì)錄——550MHz下性能達(dá)352

分類：EDA/PLD/PLC 時間：2008-06-04 閱讀：2227 關(guān)鍵詞：賽靈思開始交付VIRTEX-5 SXT FPGA的首批產(chǎn)品FPGA

ACTEL針對便攜式市場需求推出業(yè)界功耗的FPGA

為了應(yīng)對當(dāng)今便攜式設(shè)計人員面臨的獨特挑戰(zhàn)，Actel公司公布其嶄新的業(yè)務(wù)戰(zhàn)略，針對快速發(fā)展的便攜式市場全力加強超低功耗IGLOO現(xiàn)場可編程門陣列(FPGA)產(chǎn)品的市場滲透率。與此同時，Actel將結(jié)合業(yè)界領(lǐng)先的高功效IGLOO...

分類：EDA/PLD/PLC 時間：2008-06-04 閱讀：2685 關(guān)鍵詞：ACTEL針對便攜式市場需求推出業(yè)界功耗的FPGAAGL125AGL600FPGA

西門子選擇飛思卡爾MRAM用于工業(yè)自動化觸摸屏產(chǎn)品

磁阻隨機存取存儲器（MRAM）產(chǎn)品的領(lǐng)先提供商飛思卡爾半導(dǎo)體日前為西門子工業(yè)自動化部門開發(fā)的工業(yè)觸摸屏應(yīng)用提供非易失性MRAM技術(shù)。飛思卡爾的4MbitMRAM器件已經(jīng)集成到西門子SimaticMultipanelMP277和工業(yè)自動化系...

分類：EDA/PLD/PLC 時間：2008-06-04 閱讀：2867 關(guān)鍵詞：西門子選擇飛思卡爾MRAM用于工業(yè)自動化觸摸屏產(chǎn)品

Altera提升Arria GX系列收發(fā)器速率至3.125Gbps

Altera公司近日宣布，ArriaGXFPGA系列收發(fā)器速率達(dá)到3.125Gbps，進一步降低了靜態(tài)功耗，支持更多的串行協(xié)議。基于業(yè)界認(rèn)可的StratixIIGX技術(shù)，ArriaGXFPGA能夠以較低的價格在大批量應(yīng)用中實現(xiàn)可靠的信號完整性。更高

分類：EDA/PLD/PLC 時間：2008-06-04 閱讀：2554 關(guān)鍵詞：Altera提升Arria GX系列收發(fā)器速率至3.125GbpsALTERAFPGASTRATIX

什么是可編程邏輯

在數(shù)字電子系統(tǒng)領(lǐng)域，存在三種基本的器件類型：存儲器、微處理器和邏輯器件。存儲器用來存儲隨機信息，如數(shù)據(jù)表或數(shù)據(jù)庫的內(nèi)容。微處理器執(zhí)行軟件指令來完成范圍廣泛的任務(wù)，如運行字處理程序或視頻游戲。邏輯器件提...

分類：EDA/PLD/PLC 時間：2008-06-04 閱讀：1744 關(guān)鍵詞：什么是可編程邏輯可編程邏輯存儲器微處理器邏輯器

微捷碼發(fā)布新一代布局規(guī)劃自動綜合產(chǎn)品——Hydra

Magma(微捷碼)設(shè)計自動化公司，日前發(fā)布了布局規(guī)劃自動綜合和層次化設(shè)計規(guī)劃產(chǎn)品Hydra，通過其所具備的物理優(yōu)化功能實現(xiàn)了卓越的可預(yù)測性。不同于現(xiàn)有的布局規(guī)劃以及原型生成工具，Hydra綜合考慮了時序、功耗、擁塞...

分類：EDA/PLD/PLC 時間：2008-06-04 閱讀：2343 關(guān)鍵詞：微捷碼發(fā)布新一代布局規(guī)劃自動綜合產(chǎn)品——Hydra

Synplicity實施ReadyIP計劃，簡化FPGA設(shè)計中IP獲取、評估與使用流程

Synplicity公司日前宣布實施ReadyIP計劃。該計劃旨在簡化FPGA系統(tǒng)設(shè)計中IP的獲取、評估與使用，其為FPGA實施提供了業(yè)界首款完整的通用加密設(shè)計方案，使用戶能通過Synplicity業(yè)界標(biāo)準(zhǔn)綜合環(huán)境SynplifyPro和/或Syn

分類：EDA/PLD/PLC 時間：2008-06-03 閱讀：2599 關(guān)鍵詞：Synplicity實施ReadyIP計劃，簡化FPGA設(shè)計中IP獲取、評估與使用流程

聯(lián)合信源（NSCC）推出臺AVS高清實時編碼器

2008年5月，作為AVS產(chǎn)業(yè)領(lǐng)軍企業(yè)的聯(lián)合信源數(shù)字音視頻技術(shù)(北京)有限公司，推出了自主研發(fā)、生產(chǎn)、擁有自主知識產(chǎn)權(quán)的世界第一臺AVS高清實時編碼器PowercoderAE100HD，該產(chǎn)品的推出填補了AVS產(chǎn)品在高清編轉(zhuǎn)碼應(yīng)用領(lǐng)...

分類：EDA/PLD/PLC 時間：2008-06-03 閱讀：2623 關(guān)鍵詞：聯(lián)合信源（NSCC）推出世界第一臺AVS高清實時編碼器