Forte綜合器產(chǎn)品具備SystemC到GDSII直接轉(zhuǎn)換能力

ForteDesignSystems發(fā)布了版本號為3.3的Cynthesizer(tm)SystemC綜合器產(chǎn)品。通過集成Cynthesizer，Magama設(shè)計(jì)自動化的BlastCreate綜合技術(shù)以及BlastFusion布局布線技術(shù)，Cynt

分類：EDA/PLD/PLC 時(shí)間：2007-11-22 閱讀：1826 關(guān)鍵詞：Forte綜合器產(chǎn)品具備SystemC到GDSII直接轉(zhuǎn)換能力

創(chuàng)惟科技發(fā)表USB 2.0 to SATA/PATA橋接控制IC

GL830可支持一般主要的USB外接應(yīng)用裝置，主要應(yīng)用在硬盤外接盒、內(nèi)建硬盤的便攜多媒體以及支持SATA接口光驅(qū)。GL830繼承了創(chuàng)惟科技過去在USBtoATA/ATAPI系列產(chǎn)品經(jīng)驗(yàn)，提供產(chǎn)品設(shè)計(jì)上充份的擴(kuò)展性。其中最具成本競爭...

分類：EDA/PLD/PLC 時(shí)間：2007-11-20 閱讀：2777 關(guān)鍵詞：創(chuàng)惟科技發(fā)表USB 2.0 to SATA/PATA橋接控制IC48PIN64PINGL830

基于FPGA的圖像邊緣檢測

0 引言　　圖像邊緣檢測是圖像處理的一項(xiàng)基本技術(shù)，在工業(yè)、醫(yī)學(xué)、航天和軍事等領(lǐng)域有著廣泛的應(yīng)用。圖像處理的速度一直是一個(gè)難題。雖然DSP具備指令流水線特性和很高的處理速度，但其速度仍然很受限制，而利用高速...

分類：EDA/PLD/PLC 時(shí)間：2007-11-20 閱讀：2643 關(guān)鍵詞：基于FPGA的圖像邊緣檢測

CPLD在IGBT驅(qū)動設(shè)計(jì)中的應(yīng)用

介紹了一個(gè)實(shí)用ＩＧＢＴ驅(qū)動信號轉(zhuǎn)換電路的ＣＰＬＤ設(shè)計(jì)并給出了該設(shè)計(jì)的仿真波形。 　　隨著國民經(jīng)濟(jì)的不斷發(fā)展，變頻調(diào)速裝置的應(yīng)用越來越廣泛。如何打破國外產(chǎn)品的壟斷，已成為一個(gè)嚴(yán)肅的課題擺在我國工程...

分類：EDA/PLD/PLC 時(shí)間：2007-11-19 閱讀：1466 關(guān)鍵詞：CPLD在IGBT驅(qū)動設(shè)計(jì)中的應(yīng)用

Altera推出基于FPGA的加速器支持Intel前端總線

Altera公司宣布，XtremeData在其XD2000i可插入式FPGA協(xié)處理器模塊中選用了高性能StratixIIIFPGA，該模塊支持Intel的前端總線(FSB)。基于IntelXeon處理器的服務(wù)器采用這一高性能計(jì)算方案后，能夠進(jìn)一步增

分類：EDA/PLD/PLC 時(shí)間：2007-11-19 閱讀：1582 關(guān)鍵詞：Altera推出基于FPGA的加速器支持Intel前端總線

EtherWaves采用Blackfin用于DAB+數(shù)字廣播模塊

2007年9月10日，亞德諾半導(dǎo)體技術(shù)（上海）有限公司（AnalogDevices,Inc.紐約證券交易所代碼:ADI），全球領(lǐng)先的高性能信號處理解決方案供應(yīng)商，今日在北京發(fā)布其Blackfin處理器超凡的性價(jià)比使EtherWaves公司開發(fā)出So

分類：EDA/PLD/PLC 時(shí)間：2007-11-19 閱讀：1853 關(guān)鍵詞：EtherWaves采用Blackfin用于DAB+數(shù)字廣播模塊MPEG-4

DesignWare® USB 2.0nanoPHY IP已獲USB標(biāo)志

全球領(lǐng)先的電子設(shè)計(jì)自動化（EDA）軟件工具領(lǐng)導(dǎo)廠商Synopsys公司（納斯達(dá)克上市代號：SNPS）今天宣布基于中芯國際130納米G工藝的DesignWare®USB2.0nanoPHYIP已獲USB標(biāo)志認(rèn)證，PCIExpress(PCIe

分類：EDA/PLD/PLC 時(shí)間：2007-11-19 閱讀：1673 關(guān)鍵詞：DesignWare® USB 2.0nanoPHY IP已獲USB標(biāo)志認(rèn)證

基于EDA的數(shù)據(jù)傳輸系統(tǒng)的HDB3編碼器

0 引言　　數(shù)字基帶信號的傳輸是數(shù)字通信系統(tǒng)的重要組成部分。在數(shù)字通信中，有些場合可不經(jīng)過載波調(diào)制和解調(diào)過程，而對基帶信號進(jìn)行直接傳輸。采用AMI碼的信號交替反轉(zhuǎn)，有可能出現(xiàn)四連零現(xiàn)象，這不利于接收端的定...

分類：EDA/PLD/PLC 時(shí)間：2007-11-19 閱讀：2290 關(guān)鍵詞：基于EDA的數(shù)據(jù)傳輸系統(tǒng)的HDB3編碼器

OFDM系統(tǒng)中頻域同步技術(shù)及FPGA實(shí)現(xiàn)

摘要：針對OFDM系統(tǒng)頻域中的整數(shù)倍頻率偏移、小數(shù)倍頻率偏移、采樣鐘頻率偏移和定時(shí)偏移等問題，本文提出了相應(yīng)的解決方案，并采用FPGA對各方法進(jìn)行硬件電路實(shí)現(xiàn)。這些硬件實(shí)現(xiàn)方法巧妙，估計(jì)，能節(jié)省大量硬件資源。...

分類：EDA/PLD/PLC 時(shí)間：2007-11-16 閱讀：2212 關(guān)鍵詞：OFDM系統(tǒng)中頻域同步技術(shù)及FPGA實(shí)現(xiàn)EP2S60

微機(jī)保護(hù)控制接口裝置的CPLD抗干擾設(shè)計(jì)

摘 要：介紹一種用VHDL在CPLD芯片上設(shè)計(jì)微機(jī)保護(hù)系統(tǒng)控制接口的方法來提高抗干擾性能，試驗(yàn)結(jié)果表明：控制接口的抗干擾性能很高，完全實(shí)現(xiàn)微機(jī)保護(hù)系統(tǒng)的高可靠性控制。接口速度高，高集成度，能直接與高速DSP系...

分類：EDA/PLD/PLC 時(shí)間：2007-11-16 閱讀：1847 關(guān)鍵詞：微機(jī)保護(hù)控制接口裝置的CPLD抗干擾設(shè)計(jì)TMS320F240EMP7128SLC84-15MAX7000

基于FPGA的數(shù)字電壓表的設(shè)計(jì)

0引言傳統(tǒng)的數(shù)字電壓表設(shè)汁通常以大規(guī)模ASIC(專用集成電路)為核心器件，并輔以少量中規(guī)模集成電路及顯示器件構(gòu)成。ASIC完成從模擬量的輸入到數(shù)字量的輸出，是數(shù)字電壓表的心臟。這種電壓表的設(shè)計(jì)簡單、精確度高，但...

分類：EDA/PLD/PLC 時(shí)間：2007-11-16 閱讀：3339 關(guān)鍵詞：基于FPGA的數(shù)字電壓表的設(shè)計(jì)EPF10K20TC144-4ADC0809AD0809FLEX10K

基于EDA的數(shù)據(jù)傳輸系統(tǒng)的HDB3編碼器設(shè)計(jì)

0 引言 　　數(shù)字基帶信號的傳輸是數(shù)字通信系統(tǒng)的重要組成部分。在數(shù)字通信中，有些場合可不經(jīng)過載波調(diào)制和解調(diào)過程，而對基帶信號進(jìn)行直接傳輸。采用AMI碼的信號交替反轉(zhuǎn)，有可能出現(xiàn)四連零現(xiàn)象，這不利于接收端的定...

分類：EDA/PLD/PLC 時(shí)間：2007-11-15 閱讀：2687 關(guān)鍵詞：基于EDA的數(shù)據(jù)傳輸系統(tǒng)的HDB3編碼器設(shè)計(jì)CC4052

Actel推出首款混合信號FPGA系列

Actel公司日前宣布推出首款混合信號(mixed-signal)FPGA產(chǎn)品系列――ActelFusion融合可編程系統(tǒng)芯片(PSC)，且可立即供貨。ActelFusion器件在單片可編程系統(tǒng)芯片中集成了混合信號模擬電路、Flash內(nèi)存和FPGA

分類：EDA/PLD/PLC 時(shí)間：2007-11-14 閱讀：1181 關(guān)鍵詞：Actel推出首款混合信號FPGA系列

利用Freeze技術(shù)的FPGA實(shí)現(xiàn)低功耗設(shè)計(jì)

由于更嚴(yán)格的功耗限制、規(guī)范和標(biāo)準(zhǔn)要求，系統(tǒng)設(shè)計(jì)師現(xiàn)在比什么時(shí)候都關(guān)注功耗問題。對于下一代的設(shè)計(jì)，功耗預(yù)算通常得到穩(wěn)定的控制，或者降低，但卻增加了更多的特性和處理能力需求。通常，盡管產(chǎn)品特性和性能需求不...

分類：EDA/PLD/PLC 時(shí)間：2007-11-14 閱讀：1274 關(guān)鍵詞：利用Freeze技術(shù)的FPGA實(shí)現(xiàn)低功耗設(shè)計(jì)

32位單浮點(diǎn)乘法器的FPGA實(shí)現(xiàn)

摘　要: 采用Verilog HDL語言, 在FPGA上實(shí)現(xiàn)了32位單浮點(diǎn)乘法器的設(shè)計(jì), 通過采用改進(jìn)型Booth編碼，和Wallace 樹結(jié)構(gòu), 提高了乘法器的速度。本文使用Altera Quartus II 4.1仿真軟件, 采用的器件是EPF10K100EQ 240 -1,...

分類：EDA/PLD/PLC 時(shí)間：2007-11-14 閱讀：3462 關(guān)鍵詞：32位單精度浮點(diǎn)乘法器的FPGA實(shí)現(xiàn)

PBD-SOC實(shí)現(xiàn)的一種重要途徑

摘要：本文描述了SOC設(shè)計(jì)的概念、SOC設(shè)計(jì)的關(guān)鍵技術(shù)以及與之相關(guān)的PBD（platform based design,基于平臺的設(shè)計(jì)）設(shè)計(jì)概念。 關(guān)鍵詞：SOC PBD 系統(tǒng)芯片 集成電路設(shè)計(jì)從ASIC到SOC ...

分類：EDA/PLD/PLC 時(shí)間：2007-11-14 閱讀：2004 關(guān)鍵詞：PBD-SOC實(shí)現(xiàn)的一種重要途徑

ISP型PLD的圖像處理系統(tǒng)硬件設(shè)計(jì)

摘要：分析圖像采集的存儲地址產(chǎn)生時(shí)序，利用LATTICE公司的ISPLSI1032E芯片和ISPEXPERT集成開發(fā)環(huán)境設(shè)計(jì)和實(shí)現(xiàn)了圖像的采集、存儲和控制。圖像處理部分采用Atmel的89C55。 　　關(guān)鍵詞：單片機(jī) 　　ISP VHD...

分類：EDA/PLD/PLC 時(shí)間：2007-11-14 閱讀：2309 關(guān)鍵詞：ISP型PLD的圖像處理系統(tǒng)硬件設(shè)計(jì)ISPLSI1032EISPLSI1032ISP1032E

CPLD在射頻卡讀寫器中的應(yīng)用

摘要：提出了一種射頻卡讀寫器數(shù)字處理模塊的設(shè)計(jì)方案，特點(diǎn)是利用單片CPLD器件實(shí)現(xiàn)了讀寫器編碼、譯碼和差錯處理功能，系統(tǒng)體積小，性能穩(wěn)定。該方案采用了原理圖和VHDL相結(jié)合的靈活設(shè)計(jì)，給出了一種快速CRC-CCITT...

分類：EDA/PLD/PLC 時(shí)間：2007-11-14 閱讀：2280 關(guān)鍵詞：CPLD在射頻卡讀寫器中的應(yīng)用AT89C51