EDA，如何突破功率的瓶頸

要點(diǎn):　　1,雖然每個(gè)小組可以?xún)?yōu)化局部功耗，但單個(gè)團(tuán)隊(duì)不可能創(chuàng)建出一個(gè)低功耗設(shè)計(jì)。反之，任何一個(gè)小組都可能摧毀這種努力。　　2,功率估計(jì)是一種的科學(xué)。但是，只有當(dāng)你...

分類(lèi)：EDA/PLD/PLC 時(shí)間：2012-08-03 閱讀：4165 關(guān)鍵詞：EDA，如何突破功率的瓶頸功率低功耗泄漏功耗

利用中端FPGA實(shí)現(xiàn)低成本網(wǎng)絡(luò)

從網(wǎng)絡(luò)的模塊到邊緣設(shè)備，都在經(jīng)歷著巨大的變革。無(wú)線市場(chǎng)與其數(shù)千萬(wàn)的"永遠(yuǎn)在線"連接、下一代回程通信的巨大傳輸壓力，以及各種為使用現(xiàn)有有線通信基礎(chǔ)設(shè)施的消費(fèi)者提供寬...

分類(lèi)：EDA/PLD/PLC 時(shí)間：2012-07-13 閱讀：1699 關(guān)鍵詞：利用中端FPGA實(shí)現(xiàn)低成本網(wǎng)絡(luò)

基于VHDL的MTM總線主模塊有限狀態(tài)機(jī)設(shè)計(jì)

摘要：為了能夠更簡(jiǎn)潔嚴(yán)謹(jǐn)?shù)孛枋鯩TM總線的主模塊有限狀態(tài)機(jī)的狀態(tài)轉(zhuǎn)換，同時(shí)減少FPGA芯片功耗，提高系統(tǒng)穩(wěn)定性，文中在分析MTM總線結(jié)構(gòu)和主模塊有限狀態(tài)機(jī)模型的基礎(chǔ)上，基...

分類(lèi)：EDA/PLD/PLC 時(shí)間：2012-07-02 閱讀：5939 關(guān)鍵詞：基于VHDL的MTM總線主模塊有限狀態(tài)機(jī)設(shè)計(jì)VHDLMTM總線有限狀態(tài)機(jī)主控制模塊

基于CPLD的PLC背板總線協(xié)議接口芯片設(shè)計(jì)

摘要：設(shè)計(jì)了一組基于CPLD的PLC背板總線協(xié)議接口芯片，協(xié)議芯片可以區(qū)分PLC的背板總線的周期性數(shù)據(jù)和非周期性數(shù)據(jù)。詳細(xì)介紹了通過(guò)Verilog HDL語(yǔ)言設(shè)計(jì)狀態(tài)機(jī)、協(xié)議幀控制...

分類(lèi)：EDA/PLD/PLC 時(shí)間：2012-06-28 閱讀：5189 關(guān)鍵詞：基于CPLD的PLC背板總線協(xié)議接口芯片設(shè)計(jì)

基于FPGA的數(shù)字激光自動(dòng)功率控制系統(tǒng)設(shè)計(jì)

摘要：半導(dǎo)體激光器的自動(dòng)功率控制是解決激光器閾值漂移的重要手段，本文設(shè)計(jì)了一個(gè)基于FPGA的數(shù)字激光自動(dòng)功率控制系統(tǒng)，該控制系統(tǒng)主要由光電檢測(cè)、A/D轉(zhuǎn)換、SOC控制、AP...

分類(lèi)：EDA/PLD/PLC 時(shí)間：2012-06-15 閱讀：4757 關(guān)鍵詞：基于FPGA的數(shù)字激光自動(dòng)功率控制系統(tǒng)設(shè)計(jì)

基于FPGA的實(shí)時(shí)可編程高信號(hào)源設(shè)計(jì)

摘要：以16 位高D/A轉(zhuǎn)換器為構(gòu)建波形重構(gòu)電路，將單片機(jī)和FPGA 組合實(shí)現(xiàn)總體控制，完成了基于FPGA的實(shí)時(shí)可編程高信號(hào)源設(shè)計(jì)。利用單片機(jī)集成的16 位高A/D 構(gòu)建了一個(gè)閉環(huán)控...

分類(lèi)：EDA/PLD/PLC 時(shí)間：2012-05-24 閱讀：2948 關(guān)鍵詞：基于FPGA的實(shí)時(shí)可編程高精度信號(hào)源設(shè)計(jì)

基于FPGA的LVDS高速數(shù)據(jù)通信卡設(shè)計(jì)

摘要 基于FPGA、PCI9054、SDRAM和DDS設(shè)計(jì)了用于某遙測(cè)信號(hào)模擬源的專(zhuān)用板卡。PCI9054實(shí)現(xiàn)與上位機(jī)的數(shù)據(jù)交互，F(xiàn)PGA實(shí)現(xiàn)PCI本地接口轉(zhuǎn)換、數(shù)據(jù)接收發(fā)送控制及DDS芯片的配置...

分類(lèi)：EDA/PLD/PLC 時(shí)間：2012-05-23 閱讀：6046 關(guān)鍵詞：基于FPGA的LVDS高速數(shù)據(jù)通信卡設(shè)計(jì)

基于FPGA的實(shí)時(shí)數(shù)字化光纖傳輸系統(tǒng)

摘要 提出一種實(shí)時(shí)數(shù)字化光纖傳輸系統(tǒng)，該系統(tǒng)分為發(fā)送端和接收端。發(fā)送端用A/D轉(zhuǎn)換器將輸入的模擬信號(hào)數(shù)字化，再用FPGA對(duì)數(shù)據(jù)進(jìn)行處理，并通過(guò)光纖傳輸。同時(shí)，F(xiàn)PGA還控制...

分類(lèi)：EDA/PLD/PLC 時(shí)間：2012-05-23 閱讀：7526 關(guān)鍵詞：基于FPGA的實(shí)時(shí)數(shù)字化光纖傳輸系統(tǒng)光纖傳輸A/D轉(zhuǎn)換器

基于CPLD技術(shù)的看門(mén)狗電路設(shè)計(jì)

隨著現(xiàn)代電子技術(shù)的發(fā)展，帶有各種微處理的現(xiàn)代電子設(shè)備已廣泛應(yīng)用于國(guó)民生產(chǎn)的各行各業(yè)中。但隨著設(shè)備功能越來(lái)越強(qiáng)大，程序結(jié)構(gòu)越來(lái)越復(fù)雜，指令代碼越來(lái)越長(zhǎng)，加之現(xiàn)場(chǎng)工...

分類(lèi)：EDA/PLD/PLC 時(shí)間：2012-05-22 閱讀：2089 關(guān)鍵詞：基于CPLD技術(shù)的看門(mén)狗電路設(shè)計(jì)看門(mén)狗，CPLD,計(jì)數(shù)定時(shí)電路

一種基于FPGA的UART 電路實(shí)現(xiàn)

摘 要： UART 即通用異步收發(fā)器，傳統(tǒng)上采用多功能的專(zhuān)用集成電路實(shí)現(xiàn)。但是在一般的使用中往往不需要完整的UART 的功能，比如對(duì)于多串口的設(shè)備或需要加密通訊的場(chǎng)合使用專(zhuān)...

分類(lèi)：EDA/PLD/PLC 時(shí)間：2012-05-22 閱讀：4043 關(guān)鍵詞：一種基于FPGA的UART 電路實(shí)現(xiàn)

基于FPGA實(shí)現(xiàn)固定倍率的圖像縮放

摘要：基于FPGA硬件實(shí)現(xiàn)固定倍率的圖像縮放，將2維卷積運(yùn)算分解成2次1維卷積運(yùn)算，對(duì)輸入原始圖像像素先進(jìn)行行方向的卷積，再進(jìn)行列方向的卷積，從而得到輸出圖像像素。把...

分類(lèi)：EDA/PLD/PLC 時(shí)間：2012-05-21 閱讀：3818 關(guān)鍵詞：基于FPGA實(shí)現(xiàn)固定倍率的圖像縮放圖像縮放卷積運(yùn)算單元體

基于FPGA和DSP的1394b雙向數(shù)據(jù)傳輸系統(tǒng)

摘要：IEEE 1394串行總線以其高速實(shí)時(shí)性的特點(diǎn)和靈活可配置的拓?fù)浣Y(jié)構(gòu)為提高系統(tǒng)性能提供了一種有效的途徑。文中介紹了IEEE Std 1394b總線系統(tǒng)的功能和特點(diǎn)，并以FPGA和DSP...

分類(lèi)：EDA/PLD/PLC 時(shí)間：2012-05-03 閱讀：6026 關(guān)鍵詞：基于FPGA和DSP的1394b雙向數(shù)據(jù)傳輸系統(tǒng)

基于FPGA的串行外圍接口SPI設(shè)計(jì)與實(shí)現(xiàn)

摘要： SPI 總線是一個(gè)同步串行接口的數(shù)據(jù)總線，具有全雙工、信號(hào)線少、協(xié)議簡(jiǎn)單、傳輸速度快等特點(diǎn)。介紹了SPI 總線的結(jié)構(gòu)和工作原理，對(duì)4 種工作模式的異同進(jìn)行了比較，...

分類(lèi)：EDA/PLD/PLC 時(shí)間：2012-05-02 閱讀：7822 關(guān)鍵詞：基于FPGA的串行外圍接口SPI設(shè)計(jì)與實(shí)現(xiàn)

Altera Cyclone IV GX系列FPGA開(kāi)發(fā)方案

Altera 公司的Cyclone IV 系列FPGA包括兩個(gè)系列：Cyclone IV E和Cyclone IV GX,具有低成本、低功耗的FPGA 架構(gòu)，6 K 到150 K 的邏輯單元，高達(dá)6.3 Mb 的嵌入式存儲(chǔ)器，小于...

分類(lèi)：EDA/PLD/PLC 時(shí)間：2012-04-12 閱讀：9799 關(guān)鍵詞：Altera Cyclone IV GX系列FPGA開(kāi)發(fā)方案

采用FPGA解決DSP設(shè)計(jì)難題

DSP對(duì)電子系統(tǒng)設(shè)計(jì)來(lái)說(shuō)非常重要，因?yàn)樗軌蜓杆俚販y(cè)量、過(guò)濾或壓縮即時(shí)的模擬信號(hào)。這樣有助于實(shí)現(xiàn)數(shù)字世界和真實(shí)（模擬）世界的通信。但隨著電子系統(tǒng)進(jìn)一步精細(xì)化，需要...

分類(lèi)：EDA/PLD/PLC 時(shí)間：2023-06-26 閱讀：563 關(guān)鍵詞：采用FPGA解決DSP設(shè)計(jì)難題

基于FPGA的SDX總線與Wishbone總線接口設(shè)計(jì)

摘要 針對(duì)機(jī)載信息采集系統(tǒng)可靠性、數(shù)據(jù)管理高效性以及硬件成本的需求，介紹了基于硬件描述語(yǔ)言Verilog HDL設(shè)計(jì)的SDX總線與Wishbo ne總線接口轉(zhuǎn)化的設(shè)計(jì)與實(shí)現(xiàn)，并通過(guò)Mode...

分類(lèi)：EDA/PLD/PLC 時(shí)間：2012-02-27 閱讀：4481 關(guān)鍵詞：基于FPGA的SDX總線與Wishbone總線接口設(shè)計(jì)

基于FPGA的LVDS接口應(yīng)用

摘要 介紹了LVDS技術(shù)的原理，對(duì)LVDS接口在高速數(shù)據(jù)傳輸系統(tǒng)中的應(yīng)用做了簡(jiǎn)要的分析，著重介紹了基于FPGA的LVDS_TX模塊的應(yīng)用，并通過(guò)其在DAC系統(tǒng)中的應(yīng)用實(shí)驗(yàn)進(jìn)一步說(shuō)明了L...

分類(lèi)：EDA/PLD/PLC 時(shí)間：2012-02-24 閱讀：16516 關(guān)鍵詞：基于FPGA的LVDS接口應(yīng)用

基于CPLD的低功耗爆炸場(chǎng)溫度測(cè)試系統(tǒng)

摘要：為了測(cè)量爆炸場(chǎng)等惡劣環(huán)境下溫度的動(dòng)態(tài)變化，分析炸藥或相關(guān)彈藥的爆炸參數(shù)，設(shè)計(jì)了基于CPLD的低功耗溫度存儲(chǔ)式測(cè)試系統(tǒng)；運(yùn)用鎢錸熱電偶溫度傳感器匹配先進(jìn)的電源管...

分類(lèi)：EDA/PLD/PLC 時(shí)間：2012-02-24 閱讀：4484 關(guān)鍵詞：基于CPLD的低功耗爆炸場(chǎng)溫度測(cè)試系統(tǒng)