防火墻（firewall）是一項(xiàng)協(xié)助確保信息安全的設(shè)備，會(huì)依照特定的規(guī)則，允許或是限制傳輸?shù)臄?shù)據(jù)通過。防火墻可以是一臺(tái)專屬的硬件也可以是架設(shè)在一般硬件上的一套軟件。所謂防火墻指的是一個(gè)由軟件和硬件設(shè)備組合而成...
分類：EDA/PLD/PLC 時(shí)間：2011-09-02 閱讀：3130 關(guān)鍵詞：FPGA
現(xiàn)代FPGA設(shè)計(jì)的能源優(yōu)化方案
引言 減少FPGA的功耗可帶來許多好處，如提高可靠性、降低冷卻成本、簡(jiǎn)化電源和供電方式、延長(zhǎng)便攜系統(tǒng)的電池壽命等。無損于性能的低功耗設(shè)計(jì) 既需要有高功率效率的FPGA...
分類：EDA/PLD/PLC 時(shí)間：2011-08-29 閱讀：3674 關(guān)鍵詞：現(xiàn)代FPGA設(shè)計(jì)的能源優(yōu)化方案FPGA能源優(yōu)化
FPGA的功耗高度依賴于用戶的設(shè)計(jì)，沒有哪種單一的方法能夠?qū)崿F(xiàn)這種功耗的降低，如同其它多數(shù)事物一樣，降低功耗的設(shè)計(jì)就是一種協(xié)調(diào)和平衡藝術(shù)，在進(jìn)行低功耗器件的設(shè)計(jì)時(shí)，人們必須仔細(xì)權(quán)衡性能、易用性、成本、密度...
分類：EDA/PLD/PLC 時(shí)間：2011-08-29 閱讀：2927 關(guān)鍵詞：TipsforFPGA低功耗設(shè)計(jì)FPGA低功耗
一種智能壓力傳感器系統(tǒng)中FPGA的實(shí)現(xiàn)
傳統(tǒng)氣體壓力測(cè)量?jī)x器的傳感器部分與數(shù)據(jù)采集系統(tǒng)是分離的，抗干擾的能力較差，并且通常被測(cè)對(duì)象的壓力變化較快。因此不僅要求系統(tǒng)具有較快的數(shù)據(jù)吞吐速率，而且要能夠適應(yīng)...
分類：EDA/PLD/PLC 時(shí)間：2011-08-29 閱讀：3473 關(guān)鍵詞：一種智能壓力傳感器系統(tǒng)中FPGA的實(shí)現(xiàn)壓力傳感器
摘要：2D人臉識(shí)別技術(shù)雖已成熟，但由于單一的2D圖像不能提供識(shí)別所需的完整信息，故其識(shí)別很難進(jìn)一步提高。在人臉識(shí)別過程中，特征提取是影響識(shí)別效果的一個(gè)重要環(huán)節(jié)，在分...
分類：EDA/PLD/PLC 時(shí)間：2011-08-25 閱讀：6065 關(guān)鍵詞：3D人臉識(shí)別研究探索3D人臉識(shí)別視頻圖像人臉建模
雷達(dá)系統(tǒng)在研制過程中，各部分往往是并行的，在調(diào)試信號(hào)處理分系統(tǒng)時(shí)，如果天線沒做好，就得不到陣面送下來的回波數(shù)據(jù)，這時(shí)調(diào)試就無法正常進(jìn)行。為了解決這一問題，往往先...
分類：EDA/PLD/PLC 時(shí)間：2011-08-22 閱讀：2026 關(guān)鍵詞：一種模目信號(hào)設(shè)計(jì)方法雷達(dá)模目信號(hào) FPGADSP回波
摘要： 在FPGA 設(shè)計(jì)中， 為了成功地操作， 可靠的時(shí)鐘是非常關(guān)鍵的。設(shè)計(jì)不良的時(shí)鐘在極限的溫度、電壓下將導(dǎo)致錯(cuò)誤的行為。在設(shè)計(jì)PLD/ FPGA 時(shí)通常采用如下四種類型時(shí)鐘：...
分類：EDA/PLD/PLC 時(shí)間：2011-08-22 閱讀：5180 關(guān)鍵詞：FPGA時(shí)鐘設(shè)計(jì)FPGA時(shí)鐘
超長(zhǎng)指令字VLIW微處理器架構(gòu)采用了先進(jìn)的清晰并行指令設(shè)計(jì)。VLIW微處理器的優(yōu)點(diǎn)是簡(jiǎn)化了處理器的結(jié)構(gòu)，刪除了處理器內(nèi)部許多復(fù)雜的控制電路，它能從應(yīng)用程序中提取高度并行...
分類：EDA/PLD/PLC 時(shí)間：2011-08-18 閱讀：2263 關(guān)鍵詞：基于FPGA實(shí)現(xiàn)VLIW微處理器
應(yīng)用于倍頻電路的預(yù)置可逆分頻器設(shè)計(jì)
摘要：首先分析了應(yīng)用于倍頻電路的預(yù)置可逆分頻器的工作原理，推導(dǎo)了觸發(fā)器的驅(qū)動(dòng)函數(shù)。 并建立了基于simulink 和FPGA 的分頻器模型，實(shí)驗(yàn)結(jié)果表明分頻器可以實(shí)現(xiàn)預(yù)置模...
分類：EDA/PLD/PLC 時(shí)間：2011-08-17 閱讀：6700 關(guān)鍵詞：應(yīng)用于倍頻電路的預(yù)置可逆分頻器設(shè)計(jì)倍頻電路預(yù)置可逆分頻器驅(qū)動(dòng)函數(shù)
DDS同 DSP（數(shù)字信號(hào)處理）一樣，是一項(xiàng)關(guān)鍵的數(shù)字化技術(shù)。DDS是直接數(shù)字式頻率合成器（Direct Digital Synthesizer）的英文縮寫。與傳統(tǒng)的頻率合成器相比，DDS具有低成本...
分類：EDA/PLD/PLC 時(shí)間：2011-08-11 閱讀：5866 關(guān)鍵詞：基于FPGA的并行掃頻DDS的實(shí)現(xiàn)
一種浮點(diǎn)反正切函數(shù)的FPGA設(shè)計(jì)和實(shí)現(xiàn)
快速的反正弦函數(shù)運(yùn)算在現(xiàn)代工程中應(yīng)用廣泛。為了提高反正弦函數(shù)的和計(jì)算能力， 研究了基于CORD IC算法的反正弦函數(shù)運(yùn)算器的FPGA 實(shí)現(xiàn)， 并通過改進(jìn)算法減小了誤差， 使誤...
分類：EDA/PLD/PLC 時(shí)間：2011-08-10 閱讀：4074 關(guān)鍵詞：一種浮點(diǎn)反正切函數(shù)的FPGA設(shè)計(jì)和實(shí)現(xiàn)
以FPGA為的多功能輸液系統(tǒng)的設(shè)計(jì)
今朝，病院輸液現(xiàn)場(chǎng)一般是人工節(jié)制和看管，但輸液速度和輸液量是一個(gè)很難切確把握的值，護(hù)士經(jīng)由過程動(dòng)彈輸液器上的手動(dòng)輪來節(jié)制輸液速度，并經(jīng)由過程肉眼不雅察看估量速度...
分類：EDA/PLD/PLC 時(shí)間：2011-08-06 閱讀：3500 關(guān)鍵詞：以FPGA為核心的多功能輸液系統(tǒng)的設(shè)計(jì)
目前伺服控制器的設(shè)計(jì)多以DSP或MCU為控制，伺服控制器是用來控制伺服馬達(dá)的一種器件，一般是通過位置、速度和力矩三種方式對(duì)伺服馬達(dá)進(jìn)行控制，實(shí)現(xiàn)高的傳動(dòng)系統(tǒng)定位。 從...
分類：EDA/PLD/PLC 時(shí)間：2011-08-06 閱讀：3373 關(guān)鍵詞：一種三軸伺服控制器的設(shè)計(jì)優(yōu)化
關(guān)于Verilog簡(jiǎn)易UART的FPGA/CPLD實(shí)現(xiàn)
測(cè)試平臺(tái)：MACHXO640可編程語言：Verilog隨機(jī)測(cè)試：是波特率：9600誤碼率：<1%oooooo目標(biāo)：在xo640上實(shí)現(xiàn)一個(gè)簡(jiǎn)單的Uart，能夠解析串口數(shù)據(jù)，并在寄存器中存儲(chǔ)，用FIFO實(shí)現(xiàn)數(shù)據(jù)的傳遞。那么后期可以通過開發(fā)板上...
分類：EDA/PLD/PLC 時(shí)間：2011-08-05 閱讀：3302 關(guān)鍵詞：關(guān)于Verilog簡(jiǎn)易UART的FPGA/CPLD實(shí)現(xiàn)
基于FPGA與RS422的MⅢ總線轉(zhuǎn)換板的設(shè)計(jì)與實(shí)現(xiàn)
機(jī)載數(shù)據(jù)總線技術(shù)是現(xiàn)代先進(jìn)飛機(jī)電傳操縱系統(tǒng)和航空電子綜合化最重要的關(guān)鍵技術(shù)之一，它是計(jì)算機(jī)網(wǎng)絡(luò)技術(shù)在航空電子底層的具體實(shí)現(xiàn)，決定著飛機(jī)性能和航電系統(tǒng)綜合化程度的...
分類：EDA/PLD/PLC 時(shí)間：2011-08-01 閱讀：7570 關(guān)鍵詞：基于FPGA與RS422的MⅢ總線轉(zhuǎn)換板的設(shè)計(jì)與實(shí)現(xiàn)
簡(jiǎn)述DDS原理及其基于FPGA的實(shí)現(xiàn)
DDS同 DSP（數(shù)字信號(hào)處理）一樣，是一項(xiàng)關(guān)鍵的數(shù)字化技術(shù)。DDS是直接數(shù)字式頻率合成器（Direct Digital Synthesizer）的英文縮寫。與傳統(tǒng)的頻率合成器相比，DDS具有低成本...
分類：EDA/PLD/PLC 時(shí)間：2011-08-01 閱讀：3520 關(guān)鍵詞：簡(jiǎn)述DDS原理及其基于FPGA的實(shí)現(xiàn)
解決數(shù)據(jù)中心非標(biāo)設(shè)備EDA 布線的方法
EDA在通信行業(yè)（電信）里的另一個(gè)解釋是企業(yè)數(shù)據(jù)架構(gòu)，EDA給出了一個(gè)企業(yè)級(jí)的數(shù)據(jù)架構(gòu)的總體視圖，并按照電信企業(yè)的特征，進(jìn)行了框架和層級(jí)的劃分。 EDA是電子設(shè)計(jì)自動(dòng)化（...
分類：EDA/PLD/PLC 時(shí)間：2011-07-28 閱讀：2968 關(guān)鍵詞：解決數(shù)據(jù)中心非標(biāo)設(shè)備EDA 布線的方法
基于FPGA的任意波形發(fā)生器設(shè)計(jì)與研究
任意波形發(fā)生器（ Arbit rary Waveform Generato r,AWG） 是一種多波型的信號(hào)發(fā)生器， 它不僅能產(chǎn)生正弦波、指數(shù)波等常規(guī)波形， 也可以表現(xiàn)出載波調(diào)制的多樣化， 如： 產(chǎn)生...
分類：EDA/PLD/PLC 時(shí)間：2011-07-28 閱讀：10046 關(guān)鍵詞：基于FPGA的任意波形發(fā)生器設(shè)計(jì)與研究波形發(fā)生器
基于FPGA的LCoS驅(qū)動(dòng)和圖像處理系統(tǒng)設(shè)計(jì)
基于空間光調(diào)制器的計(jì)算全息三維顯示技術(shù)， 目前常采用透射式LCD 和反射式LCo S 作為空間光調(diào)制器， 以改變光經(jīng)過空間光調(diào)制器（ SLM） 后的空間相位和振幅分布， 達(dá)到對(duì)光...
分類：EDA/PLD/PLC 時(shí)間：2011-07-28 閱讀：4741 關(guān)鍵詞：基于FPGA的LCoS驅(qū)動(dòng)和圖像處理系統(tǒng)設(shè)計(jì)圖像處理
隨著計(jì)算機(jī)技術(shù)和電子技術(shù)的發(fā)展， 各種EDA 軟件不斷涌現(xiàn)出來， 逐漸進(jìn)入到電子設(shè)計(jì)的各個(gè)領(lǐng)域。目前和電子電路相關(guān)的EDA 軟件種類繁多， 一些EDA仿真軟件在理論教學(xué)、實(shí)驗(yàn)...
分類：EDA/PLD/PLC 時(shí)間：2011-07-28 閱讀：8475 關(guān)鍵詞：基于EWB文氏電橋振蕩電路的仿真
- 高速PCB阻抗控制核心實(shí)操規(guī)范
- 高速數(shù)字系統(tǒng)（如DDR、SerDes）中的信號(hào)完整性濾波
- MOSFET在UPS電源中的應(yīng)用解析
- 電源管理IC在物聯(lián)網(wǎng)設(shè)備中的應(yīng)用
- SMT連接器焊接缺陷分析
- MOSFET在汽車電子中的應(yīng)用要求
- 通信設(shè)備電源管理IC應(yīng)用解析
- 通信設(shè)備連接器選型與設(shè)計(jì)
- PCB電磁兼容性（EMC）設(shè)計(jì)核心實(shí)操規(guī)范
- 物聯(lián)網(wǎng)節(jié)點(diǎn)低功耗設(shè)計(jì)：信號(hào)鏈中的濾波與功耗管理
