日韩欧美自拍在线观看-欧美精品在线看片一区二区-高清性视频一区二区播放-欧美日韩女优制服另类-国产精品久久久久久av蜜臀-成人在线黄色av网站-肥臀熟妇一区二区三区-亚洲视频在线播放老色-在线成人激情自拍视频

EDA/PLD/PLC

基于Xilinx FPGA的千兆以太網及E1信號的光纖傳輸

目前,隨著多媒體應用的普及,千兆位以太網已經發(fā)展成為主流網絡技術。大到成千上萬人的大型企業(yè),小到幾十人的中小型企業(yè),在建設企業(yè)局域網時都會把千兆位以太網技術作為...

分類:EDA/PLD/PLC 時間:2010-07-01 閱讀:4031 關鍵詞:基于Xilinx FPGA的千兆以太網及E1信號的光纖傳輸XC5VLX30TFPGA以太網

使用Xilinx FPGA適應不斷變化的廣播視頻潮流

電視臺的演播室需要在不替換龐大的以同軸電纜構建的基礎架構的情況下,將模擬音頻和視頻轉換為數(shù)字音頻和視頻,這樣就逐漸形成了傳輸非壓縮標清視頻的串行數(shù)字接口(SDI)協(xié)...

分類:EDA/PLD/PLC 時間:2010-06-29 閱讀:2281 關鍵詞:使用Xilinx FPGA適應不斷變化的廣播視頻潮流FPGA

基于FPGA的多路視頻通道控制

視頻監(jiān)控以其直觀、方便、信息內容豐富而廣泛應用于許多場合。視頻監(jiān)控成為人們生活中不可缺少的技術。在一些危險場所,用視頻監(jiān)控代替人工監(jiān)視,可以保證人們的生命安全。...

分類:EDA/PLD/PLC 時間:2010-06-29 閱讀:2339 關鍵詞:基于FPGA的多路視頻通道控制SAA7111EP3C25F324C8MAX4312FPGA

基于FPGA的DDR內存條的控制研究

摘要:隨著數(shù)據(jù)存儲量的日益加大以及存儲速度的加快,大容量的高速存儲變得越來越重要。內存條既能滿足大容量的存儲又能滿足讀寫速度快的要求,這樣使得對內存條控制的應用...

分類:EDA/PLD/PLC 時間:2010-06-29 閱讀:4357 關鍵詞:基于FPGA的DDR內存條的控制研究EP2C20F484C6HYMD564M646CP6-JFPGADDR內存條

基于DSP與FPGA的全姿態(tài)指引儀圖形顯示系統(tǒng)設計

摘要:針對機載電子全姿態(tài)指引儀顯示圖形信息的特征及其變化特點,在系統(tǒng)初始化時將圖形內容分為背景層、填充層和動態(tài)字符層三層,運算過程中只改變根據(jù)參數(shù)變化的填充層和...

分類:EDA/PLD/PLC 時間:2010-06-29 閱讀:2055 關鍵詞:基于DSP與FPGA的全姿態(tài)指引儀圖形顯示系統(tǒng)設計DSPFPGA

Altera發(fā)布單片F(xiàn)PGA高清晰互聯(lián)網協(xié)議監(jiān)視攝像機

Altera公司今天發(fā)布業(yè)界第一款單片F(xiàn)PGA高清晰(HD)互聯(lián)網協(xié)議(IP)監(jiān)視攝像機參考設計,進一步為監(jiān)視市場提供擴展FPGA解決方案。這一獨特的解決方案采用了Altera低成本CycloneIII或者CycloneIVFPGA以及Eyelyt

分類:EDA/PLD/PLC 時間:2010-06-25 閱讀:4007 關鍵詞:Altera發(fā)布單片F(xiàn)PGA高清晰互聯(lián)網協(xié)議監(jiān)視攝像機FPGA

FPGA的并行多通道激勵信號產生模塊

引 言  并行測試的實現(xiàn)途徑分為軟件方式和硬件方式。用軟件方式實現(xiàn)并行測試,關鍵是對測試任務的分解和調度,但可能會產生競爭或者死鎖現(xiàn)象。因此,在測試資源有限并且...

分類:EDA/PLD/PLC 時間:2010-06-24 閱讀:3237 關鍵詞:FPGA的并行多通道激勵信號產生模塊AD9854EP2C35FPGA信號

一種基于H.264的快速運動估計算法

摘要:H.264是現(xiàn)有最重要數(shù)據(jù)壓縮編碼國際標準之一。同時快速運動估計算法一直是視頻壓縮中的研究熱點。本文針對一些快速估計算法過早確定了搜索方向,容易陷入局部最小點...

分類:EDA/PLD/PLC 時間:2010-06-24 閱讀:3213 關鍵詞:一種基于H.264的快速運動估計算法MPEG-4

整合ARM、FPGA與可編程模擬電路設計的單芯片技術

如果世上真的有典型或者通用的嵌入式系統(tǒng)應用,主流半導體公司的產品目錄一定會薄很多。現(xiàn)在設計人員不僅要從多種處理器架構中進行選擇(大多數(shù)嵌入式系統(tǒng)設計都以處理器內...

分類:EDA/PLD/PLC 時間:2010-06-24 閱讀:2522 關鍵詞:整合ARM、FPGA與可編程模擬電路設計的單芯片技術FPGAARM芯片

基于網絡處理器的可編程路由器技術研究

摘要:網絡處理器是一種可編程處理器,用于高效的處理網絡中的數(shù)據(jù)流。網絡處理器具有廣泛的用途,基于網絡處理器的路由器同使用通用處理器的路由器和使用專用集成電路的路...

分類:EDA/PLD/PLC 時間:2010-06-23 閱讀:2829 關鍵詞:基于網絡處理器的可編程路由器技術研究IXP1200處理器路由器

基于FPGA的可復用通信接口設計

摘要:集成電路設計越來越向系統(tǒng)級的方向發(fā)展,解決模塊間的接口問題顯得尤為重要。 SPI 串行總線是一種常用的標準接口,其使用簡單方便而且占用系統(tǒng)資源少,應用相當廣泛...

分類:EDA/PLD/PLC 時間:2010-06-23 閱讀:3540 關鍵詞:基于FPGA的可復用通信接口設計FPGA接口

Matlab與C/C++混合編程接口及應用

摘要:Matlab具有很強的數(shù)值計算和分析等能力,而C/C++是目前最為流行的程序設計語言,兩者互補結合的混合編程在科學研究和工程實踐中具有非常重要的意義。從Matlab調用C/C++...

分類:EDA/PLD/PLC 時間:2010-06-23 閱讀:10941 關鍵詞:Matlab與C/C++混合編程接口及應用TEST3TEST2TEST1C/C++接口

FPGA并行數(shù)字序列傳輸與接口技術應用

摘要:本文介紹了FPGA多路數(shù)據(jù)并行處理中所普遍遇到的序列傳輸與界面問題;提出了一系列具有普遍實際意義的處理方法,并以人工神經網絡控制算法為例進行了軟、硬件綜合處理過...

分類:EDA/PLD/PLC 時間:2010-06-23 閱讀:3072 關鍵詞:FPGA并行數(shù)字序列傳輸與接口技術應用FPGA接口

藍牙HCI-UART主控制接口的FPGA設計與實現(xiàn)

摘要:藍牙技術作為一種短距離的無線通信技術,具有巨大的發(fā)展?jié)摿?本文意從HCI層進行藍牙技術的應用開發(fā)。本文首先介紹了HCI和UART的結構與原理,在分析和比較HCI三種類型接...

分類:EDA/PLD/PLC 時間:2010-06-23 閱讀:3665 關鍵詞:藍牙HCI-UART主控制接口的FPGA設計與實現(xiàn)RS-232藍牙接口FPGA

對FPGA進行系統(tǒng)設計的Xilinx軟件使用方法

Solution:在對FPGA設計進行最初步的系統(tǒng)規(guī)劃的時候,需要進行模塊劃分,模塊接口定義等工作。通常,我們只能在紙上進行設計。雖然在紙上我們可以很隨意地書寫,而用紙畫的...

分類:EDA/PLD/PLC 時間:2010-06-22 閱讀:2505 關鍵詞:對FPGA進行系統(tǒng)設計的Xilinx軟件使用方法FPGAXilinx軟件

針對GPON突發(fā)模式接收器的低功耗FPGA解決方案

帶服務能夠支持三重應用(即支持語音、視頻和數(shù)據(jù))至英里的客戶,例如持續(xù)發(fā)展的小商業(yè)和住宅。FTTx中的主角是GPON(吉比特無源光網絡,Gigabit Passive Optical Network...

分類:EDA/PLD/PLC 時間:2010-06-21 閱讀:3258 關鍵詞:針對GPON突發(fā)模式接收器的低功耗FPGA解決方案接收器FPGA

基于FPGA的電網實時數(shù)據(jù)采集與控制

0 引言  隨著科學技術和國民經濟的快速發(fā)展,各種工業(yè)生產對電力系統(tǒng)對電能質量的要求越來越高,因此,對電網參數(shù)進行實時檢測與分析具有重要的意義。要解決電能質量問題...

分類:EDA/PLD/PLC 時間:2010-06-21 閱讀:2420 關鍵詞:基于FPGA的電網實時數(shù)據(jù)采集與控制ADS7864FPGA數(shù)據(jù)采集

verilog PS2鍵盤解碼程序

之前探討過PS/2鍵盤編解碼以及數(shù)據(jù)傳輸協(xié)議,這次自己動手實現(xiàn)了利用FPGA接收鍵盤編碼,然后通過串口傳輸?shù)絇C。做的比較簡單,只是通過FPGA把大寫字母A-Z轉換成相應的ASCII碼,只要字母按鍵被按下,就能在串口調試助...

分類:EDA/PLD/PLC 時間:2010-06-21 閱讀:3919 關鍵詞:verilog PS2鍵盤解碼程序RS232verilog解碼程序

好用的Verilog串口UART程序

==========================================================================//------------------------------------------------

分類:EDA/PLD/PLC 時間:2010-06-21 閱讀:5439 關鍵詞:好用的Verilog串口UART程序Verilog串口

FPGA DCM時鐘管理單元簡介及原理

DCM概述DCM內部是DLL(DelayLockLoop(?)結構,對時鐘偏移量的調節(jié)是通過長的延時線形成的。DCM的參數(shù)里有一個PHASESHIFT(相移),可以從0變到255。所以我們可以假設內部結構里從clkin到clk_1x之間應該有256

分類:EDA/PLD/PLC 時間:2010-06-21 閱讀:5783 關鍵詞:FPGA DCM時鐘管理單元簡介及原理FPGA時鐘管理

OEM清單文件: OEM清單文件
*公司名:
*聯(lián)系人:
*手機號碼:
QQ:
有效期:

掃碼下載APP,
一鍵連接廣大的電子世界。

在線人工客服

買家服務:
賣家服務:
技術客服:

0571-85317607

網站技術支持

13606545031

客服在線時間周一至周五
9:00-17:30

關注官方微信號,
第一時間獲取資訊。

建議反饋

聯(lián)系人:

聯(lián)系方式:

按住滑塊,拖拽到最右邊
>>
感謝您向阿庫提出的寶貴意見,您的參與是維庫提升服務的動力!意見一經采納,將有感恩紅包奉上哦!