基于CycloneII系列FPGA的DDFS信號(hào)源實(shí)現(xiàn)

0 引言　　在電子信息領(lǐng)域，函數(shù)發(fā)生器(信號(hào)源)是通用的設(shè)備。近年來(lái)電子信息技術(shù)的飛速發(fā)展，使得各領(lǐng)域?qū)π盘?hào)源的要求在不斷提高。不但要求其頻率穩(wěn)定度和準(zhǔn)確度高，要求...

分類：EDA/PLD/PLC 時(shí)間：2009-12-11 閱讀：2312 關(guān)鍵詞：基于CycloneII系列FPGA的DDFS信號(hào)源實(shí)現(xiàn)AD9850EP2C35FPGADDFS信號(hào)

直擴(kuò)OQPSK系統(tǒng)載波跟蹤的設(shè)計(jì)及FPGA實(shí)現(xiàn)

0 引言　　載波同步是無(wú)線通信系統(tǒng)中一個(gè)重要的實(shí)際問(wèn)題，是基帶信號(hào)處理的關(guān)鍵技術(shù)。導(dǎo)致載波頻率及相位不確定性的主要因素有：一是頻率源的漂移會(huì)引起載波頻率的漂移；二...

分類：EDA/PLD/PLC 時(shí)間：2009-12-11 閱讀：2623 關(guān)鍵詞：直擴(kuò)OQPSK系統(tǒng)載波跟蹤的設(shè)計(jì)及FPGA實(shí)現(xiàn)FPGA

高速流水線浮點(diǎn)加法器的FPGA實(shí)現(xiàn)

0 引言　　現(xiàn)代信號(hào)處理技術(shù)通常都需要進(jìn)行大量高速浮點(diǎn)運(yùn)算。由于浮點(diǎn)數(shù)系統(tǒng)操作比較復(fù)雜，需要專用硬件來(lái)完成相關(guān)的操作(在浮點(diǎn)運(yùn)算中的浮點(diǎn)加法運(yùn)算幾乎占到全部運(yùn)算操...

分類：EDA/PLD/PLC 時(shí)間：2009-12-10 閱讀：3510 關(guān)鍵詞：高速流水線浮點(diǎn)加法器的FPGA實(shí)現(xiàn)EP2S15F484C3FPGA

基于FPGA的電動(dòng)機(jī)微機(jī)保護(hù)實(shí)現(xiàn)方法

0　引　言　　電動(dòng)機(jī)內(nèi)部故障的診斷與檢測(cè)是電動(dòng)機(jī)保護(hù) 的主要研究方向。近年來(lái),其研究主要集中在兩方 面:一方面是追尋保護(hù)理論上的突破,逐步由定性 說(shuō)明到定量分析;另一方...

分類：EDA/PLD/PLC 時(shí)間：2009-12-10 閱讀：2050 關(guān)鍵詞：基于FPGA的電動(dòng)機(jī)微機(jī)保護(hù)實(shí)現(xiàn)方法MAX197FPGA｜電動(dòng)機(jī)微機(jī)

CEVA發(fā)布業(yè)界首款針對(duì)可授權(quán)DSP的基于C語(yǔ)言的應(yīng)用程序優(yōu)化工具鏈

CEVA公司現(xiàn)已推出業(yè)界集成式優(yōu)化工具鏈，能夠?qū)墒跈?quán)DSP 內(nèi)核實(shí)現(xiàn)完全基于C語(yǔ)言的端至端開(kāi)發(fā)流程。該應(yīng)用優(yōu)化器 (Application Optimizer) 包括于CEVA-ToolBox 軟件開(kāi)發(fā)環(huán)...

分類：EDA/PLD/PLC 時(shí)間：2009-12-10 閱讀：3223 關(guān)鍵詞：CEVA發(fā)布業(yè)界首款針對(duì)可授權(quán)DSP的基于C語(yǔ)言的應(yīng)用程序優(yōu)化工具鏈DSPC語(yǔ)言

基于FPGA的高速路由查找算法

0 引言　　隨著網(wǎng)絡(luò)流量的不斷增加和路由表容量的不斷增大，路由查找已經(jīng)成為制約因特網(wǎng)的主要瓶頸。盡管采用CIDR技術(shù)能產(chǎn)生聚集路由，但路由器的路由表項(xiàng)還是很大，使得路...

分類：EDA/PLD/PLC 時(shí)間：2009-12-09 閱讀：2535 關(guān)鍵詞：基于FPGA的高速路由查找算法FPGA路由

基于可編程器件的任意進(jìn)制計(jì)數(shù)器的設(shè)計(jì)方法

1 引言　　目前計(jì)數(shù)器設(shè)計(jì)主要有軟件、硬件電路搭建和EDA技術(shù)編程實(shí)現(xiàn)等多種方式。其中，EDA技術(shù)編程實(shí)現(xiàn)方式由于具有軟件的靈活性和接近硬件電路計(jì)數(shù)器的計(jì)數(shù)頻率而應(yīng)用廣...

分類：EDA/PLD/PLC 時(shí)間：2009-12-08 閱讀：7690 關(guān)鍵詞：基于可編程器件的任意進(jìn)制計(jì)數(shù)器的設(shè)計(jì)方法EPM7032LC44-6編程器件進(jìn)制計(jì)數(shù)器

基于VHDL的4PSK的設(shè)計(jì)與實(shí)現(xiàn)

1 引言　　實(shí)際通信中的許多信道都不能直接傳送基帶信號(hào)，必須使用基帶信號(hào)控制載波波形的某些參量，使得這些參量隨基帶信號(hào)的變化而變化，即正弦載波調(diào)制。數(shù)字通信系統(tǒng)有...

分類：EDA/PLD/PLC 時(shí)間：2009-12-08 閱讀：3330 關(guān)鍵詞：基于VHDL的4PSK的設(shè)計(jì)與實(shí)現(xiàn)VHDL

基于802.16d的定時(shí)同步算法改進(jìn)及FPGA實(shí)現(xiàn)

0 引言　　WiMAX ( Wordwide Interoperability for Mi－crowave Access)是代表空中接口滿足IEEE 802．16標(biāo)準(zhǔn)的寬帶無(wú)線通信系統(tǒng)。其中IEEE標(biāo)準(zhǔn)在2004年定義了空中接口的物...

分類：EDA/PLD/PLC 時(shí)間：2009-12-08 閱讀：2756 關(guān)鍵詞：基于802.16d的定時(shí)同步算法改進(jìn)及FPGA實(shí)現(xiàn)XC2VP30FPGA

基于對(duì)EPCS在線編程的FPGA可重構(gòu)方法

0 引言　　可重構(gòu)體系結(jié)構(gòu)已經(jīng)成為FPGA系統(tǒng)開(kāi)發(fā)的研究熱點(diǎn)，并已有許多令人矚目的研究成果及產(chǎn)品應(yīng)用。FPGA可重構(gòu)的應(yīng)用為用戶提供了方便的系統(tǒng)升級(jí)模式，同時(shí)也實(shí)現(xiàn)了基于...

分類：EDA/PLD/PLC 時(shí)間：2009-12-07 閱讀：5052 關(guān)鍵詞：基于對(duì)EPCS在線編程的FPGA可重構(gòu)方法EPCS1EPCS16EPCS64EP1C6Q24017FPGA

VC++和Matlab混合編程的語(yǔ)音識(shí)別研究

摘要：采用VC++和Matlab混合編程搭建了一個(gè)高效的基于HMM的語(yǔ)音識(shí)別實(shí)驗(yàn)驗(yàn)證平臺(tái)。結(jié)合FPGA的特點(diǎn),直接使用加法器、乘法器、比較器等建立一個(gè)Viterbi算法結(jié)構(gòu),采用改進(jìn)方法...

分類：EDA/PLD/PLC 時(shí)間：2009-12-07 閱讀：5104 關(guān)鍵詞：VC++和Matlab混合編程的語(yǔ)音識(shí)別研究PCI9054EP1C12VC++

基于FPGA的磁浮軸承控制系統(tǒng)研究

0 引言　　磁浮軸承(Magnetic Bearing)是以磁性力完全非接觸式支持旋轉(zhuǎn)體的軸承，其廣義上的定義是可支持直線運(yùn)動(dòng)物體的軸承及局部有機(jī)械性接觸的軸承。其作用原理是借磁場(chǎng)...

分類：EDA/PLD/PLC 時(shí)間：2009-12-07 閱讀：2371 關(guān)鍵詞：基于FPGA的磁浮軸承控制系統(tǒng)研究XC3S500EFPGA

基于VC的MV05芯片PWM功能測(cè)試軟件設(shè)計(jì)

摘要：本文介紹了MV05芯片的特性和PWM模塊各個(gè)寄存器的用途,概述了VC++的基本知識(shí)和在VC++6.0中使用MSComm控件開(kāi)發(fā)串口通信程序的方法。針對(duì)PWM模塊的特點(diǎn)給出了PC機(jī)與MV05...

分類：EDA/PLD/PLC 時(shí)間：2009-12-07 閱讀：2536 關(guān)鍵詞：基于VC的MV05芯片PWM功能測(cè)試軟件設(shè)計(jì)VCMV05芯片

基于FPGA的2M誤碼測(cè)試儀設(shè)計(jì)

0 引言　　無(wú)論是何種通信新業(yè)務(wù)的推出和運(yùn)營(yíng)，都離不開(kāi)強(qiáng)力有效且高可靠的傳輸系統(tǒng)。隨之而帶來(lái)的問(wèn)題就是如何對(duì)系統(tǒng)的傳輸質(zhì)量進(jìn)行測(cè)量和保證。　　誤碼測(cè)試儀是一種能夠...

分類：EDA/PLD/PLC 時(shí)間：2009-12-04 閱讀：3199 關(guān)鍵詞：基于FPGA的2M誤碼測(cè)試儀設(shè)計(jì)ET2154RS232FPGA誤碼測(cè)試儀

基于CPLD的光伏逆變器鎖相及保護(hù)電路設(shè)計(jì)

0 引言　　在光伏并網(wǎng)系統(tǒng)的逆變器電路中，對(duì)電網(wǎng)電壓的鎖相是一項(xiàng)關(guān)鍵技術(shù)。由于電力系統(tǒng)在工作時(shí)會(huì)產(chǎn)生較大的電磁干擾，因此，其簡(jiǎn)單的鎖相方法很容易受到干擾而失鎖，從...

分類：EDA/PLD/PLC 時(shí)間：2009-12-04 閱讀：2783 關(guān)鍵詞：基于CPLD的光伏逆變器鎖相及保護(hù)電路設(shè)計(jì)XC9572XLCPLD光伏逆變器

基于FPGA的PCI總線接口硬件調(diào)試策略

0 引言　　在FPGA的設(shè)計(jì)流程中，完成設(shè)計(jì)輸入以及成功綜合、布局布線，只能說(shuō)明設(shè)計(jì)符合一定的語(yǔ)法規(guī)范，而并不能保證其滿足設(shè)計(jì)人員對(duì)功能的要求，因而需要通過(guò)仿真對(duì)設(shè)計(jì)...

分類：EDA/PLD/PLC 時(shí)間：2009-12-04 閱讀：2050 關(guān)鍵詞：基于FPGA的PCI總線接口硬件調(diào)試策略FPGAPCI總線接口