基于VHDL語(yǔ)言的按鍵消抖電路設(shè)計(jì)及仿真

按鍵開關(guān)是電子設(shè)備實(shí)現(xiàn)人機(jī)對(duì)話的重要器件之一。由于大部分按鍵是機(jī)械觸點(diǎn)，在觸點(diǎn)閉合和斷開時(shí)都會(huì)產(chǎn)生抖動(dòng)。為避免抖動(dòng)引起誤動(dòng)作造成系統(tǒng)的不穩(wěn)定，就要求消除按鍵的抖動(dòng)，確保按鍵每按只做響應(yīng)。隨著可編程邏輯...

分類：EDA/PLD/PLC 時(shí)間：2009-12-30 閱讀：5174 關(guān)鍵詞：基于VHDL語(yǔ)言的按鍵消抖電路設(shè)計(jì)及仿真VHDL語(yǔ)言

FPGA單芯片四核二乘二取二的安全系統(tǒng)

引 言　　二乘二取二系統(tǒng)的兩套計(jì)算機(jī)系統(tǒng)各有兩個(gè)CPU，并且所有結(jié)構(gòu)和配件完全相同。兩套系統(tǒng)之間采取雙機(jī)熱備份，大幅提高了系統(tǒng)可靠性，在一些領(lǐng)域得到了廣泛應(yīng)用。基于二乘二取二容錯(cuò)結(jié)構(gòu)的計(jì)算機(jī)聯(lián)鎖系統(tǒng)在國(guó)外...

分類：EDA/PLD/PLC 時(shí)間：2009-12-29 閱讀：2952 關(guān)鍵詞：FPGA單芯片四核二乘二取二的安全系統(tǒng)FPGA

DSP與CPLD的輸電線路局部氣象監(jiān)測(cè)裝置設(shè)計(jì)

1 概 述　　輸電線路的狀態(tài)直接決定著整個(gè)電網(wǎng)的安全穩(wěn)定運(yùn)行，輸電線路微氣象參數(shù)的實(shí)時(shí)監(jiān)測(cè)能夠?yàn)殡娋W(wǎng)正常調(diào)度、以及自然災(zāi)害預(yù)測(cè)和控制提供必要的現(xiàn)場(chǎng)信息。輸電線路是電力系統(tǒng)的關(guān)鍵元件之一。為了安全、穩(wěn)定地...

分類：EDA/PLD/PLC 時(shí)間：2009-12-29 閱讀：2717 關(guān)鍵詞：DSP與CPLD的輸電線路局部氣象監(jiān)測(cè)裝置設(shè)計(jì)MAX3232ISPLSI2032ATPS767D318ST16C550PT100SC16C750BAD7874RS232HEF4067TMS320VC33XTR103IS28F020ISPLS12032ACPLDDSP

FPGA的時(shí)鐘頻率同步設(shè)計(jì)

引 言　　網(wǎng)絡(luò)化運(yùn)動(dòng)控制是未來(lái)運(yùn)動(dòng)控制的發(fā)展趨勢(shì)，隨著高速加工技術(shù)的發(fā)展，對(duì)網(wǎng)絡(luò)節(jié)點(diǎn)間的時(shí)間同步提出了更高的要求。如造紙機(jī)械，運(yùn)行速度為1 500～1 800m／min，同步運(yùn)行的電機(jī)之間1μs的時(shí)間同步誤差將造成30 ...

分類：EDA/PLD/PLC 時(shí)間：2009-12-29 閱讀：3819 關(guān)鍵詞：FPGA的時(shí)鐘頻率同步設(shè)計(jì)FPGA時(shí)鐘頻率

FPGA中SPI復(fù)用配置的編程方法

SPI(Serial Peripheral Interface，串行外圍設(shè)備接口)是一種高速、全雙工、同步的通信總線，在芯片的引腳上只占用4根線，不僅節(jié)約了芯片的引腳，同時(shí)在PCB的布局上還節(jié)省空間。正是出于這種簡(jiǎn)單、易用的特性，現(xiàn)在越...

分類：EDA/PLD/PLC 時(shí)間：2009-12-29 閱讀：5268 關(guān)鍵詞：FPGA中SPI復(fù)用配置的編程方法AT45DB161DXC3S500EFPGA

基于改進(jìn)型二步索引算法OSD電路的FPGA實(shí)現(xiàn)

0 引 言　　OSD(on screen display)，即在屏顯示系統(tǒng)，是實(shí)現(xiàn)人機(jī)界面交互的基礎(chǔ)，在視頻處理SOC中作為重要功能模塊有著廣泛的應(yīng)用。　　基于SOC技術(shù)的模塊化設(shè)計(jì)要求各功能模塊盡可能小地占用電路資源，以滿足芯片...

分類：EDA/PLD/PLC 時(shí)間：2009-12-24 閱讀：2501 關(guān)鍵詞：基于改進(jìn)型二步索引算法OSD電路的FPGA實(shí)現(xiàn)SAA7111AFPGA

CVSD算法分析及其在FPGA中的實(shí)現(xiàn)

0 引 言　　在眾多的語(yǔ)音編譯碼調(diào)制中，連續(xù)可變斜率增量調(diào)制(CVSD)作為許多增量調(diào)制中的一種，只需編一位碼，在發(fā)送端與接收端之間不需要碼型同步，量階△的大小能自動(dòng)地跟蹤信號(hào)變化，因而具有強(qiáng)抗誤碼能力，在10-...

分類：EDA/PLD/PLC 時(shí)間：2009-12-23 閱讀：2971 關(guān)鍵詞：CVSD算法分析及其在FPGA中的實(shí)現(xiàn)XC3S1500CMX639FPGACVSD算法

直流斬波電路的Matlab/Simulink仿真研究

摘要：電力電子技術(shù)是工科院校電氣信息類學(xué)生必修的一門基礎(chǔ)課程，其理論性和實(shí)踐性較強(qiáng)，電路和波形圖多且復(fù)雜，通常仿真技術(shù)在電力電子技術(shù)領(lǐng)域應(yīng)用不多。應(yīng)用Matlab的可視化仿真工具Simulink建立了Buck電路的仿真...

分類：EDA/PLD/PLC 時(shí)間：2009-12-23 閱讀：5118 關(guān)鍵詞：直流斬波電路的Matlab/Simulink仿真研究

基于CPLD的超聲相控陣相控發(fā)射與同步系統(tǒng)的實(shí)現(xiàn)

摘要: 研制的超聲相控陣實(shí)驗(yàn)系統(tǒng)采用數(shù)字方式控制各陣元的超聲發(fā)射延時(shí),能夠得到很高的和穩(wěn)定性。闡明該系統(tǒng)各陣元間的發(fā)射同步這一重要環(huán)節(jié)的實(shí)現(xiàn)方法。該方法對(duì)于規(guī)模不太復(fù)雜的相控陣系統(tǒng)具有足夠的,并對(duì)于更大規(guī)...

分類：EDA/PLD/PLC 時(shí)間：2009-12-23 閱讀：3246 關(guān)鍵詞：基于CPLD的超聲相控陣相控發(fā)射與同步系統(tǒng)的實(shí)現(xiàn)AD9501CPLD

利用strstr和sscanf解析GPS信息

作者：楊碩,華清遠(yuǎn)見嵌入式學(xué)院講師。考察C程序員是否合格的一個(gè)重要標(biāo)準(zhǔn)就是看他操作字符串的能力，一個(gè)合格的C程序員應(yīng)該可以熟練的對(duì)字符串進(jìn)行拆分、組合、格式轉(zhuǎn)換以及搜索定位，從一堆數(shù)據(jù)中提取出有效信息。...

分類：EDA/PLD/PLC 時(shí)間：2009-12-22 閱讀：2919 關(guān)鍵詞：利用strstr和sscanf解析GPS信息

再讀標(biāo)準(zhǔn)IO中的讀函數(shù)

作者：王姍姍,華清遠(yuǎn)見嵌入式學(xué)院講師。在標(biāo)準(zhǔn)IO中，對(duì)于文件的讀寫無(wú)非三種方式：(1)每次一個(gè)字符的I/O。(2)每次一行的I/O。(3)直接I/O。似乎這些函數(shù)看起來(lái)很簡(jiǎn)單，但只有理解了這些函數(shù)，你才知道該如何使用，例...

分類：EDA/PLD/PLC 時(shí)間：2009-12-22 閱讀：2027 關(guān)鍵詞：再讀標(biāo)準(zhǔn)IO中的讀函數(shù)

線程解析（四）

作者：曹忠明,華清遠(yuǎn)見嵌入式學(xué)院講師。一、線程控制上一節(jié)我們講了使用互斥量實(shí)現(xiàn)線程的同步，這里我們介紹一下另外一種常用的方法，POSIX提供的無(wú)名信號(hào)量sem，PV原語(yǔ)是對(duì)整數(shù)計(jì)數(shù)器信號(hào)量sem的操作，P操作判斷sem...

分類：EDA/PLD/PLC 時(shí)間：2009-12-22 閱讀：2314 關(guān)鍵詞：線程解析（四）

線程解析（三）

作者：曹忠明，華清遠(yuǎn)見嵌入式學(xué)院講師。前面我們說(shuō)了線程的創(chuàng)建和撤銷，這里我們說(shuō)一下線程間的同步的問題。當(dāng)同一個(gè)進(jìn)程中存在多個(gè)線程的時(shí)候，多個(gè)線程共享相同的內(nèi)存，確保每個(gè)線程能夠看到一致的數(shù)據(jù)視圖，如果...

分類：EDA/PLD/PLC 時(shí)間：2009-12-22 閱讀：2258 關(guān)鍵詞：線程解析（三）