在邏輯設(shè)計(jì)中選擇狀態(tài)機(jī)的類型

在邏輯設(shè)計(jì)中，經(jīng)常用到二進(jìn)制(S1＝001、S2＝010、S3＝011及S4＝100等)、枚舉(S1＝100，S2＝110、S3＝101及S4＝111等)和One-Hot(S1＝00000001、S2＝00000010及S3＝00000100等)等

分類：EDA/PLD/PLC 時間：2008-09-16 閱讀：1970 關(guān)鍵詞：在邏輯設(shè)計(jì)中選擇狀態(tài)機(jī)的類型邏輯

復(fù)制邏輯以提高器件的工作速度

復(fù)制邏輯的原理類似于復(fù)制寄存器，當(dāng)某個邏輯的輸出延遲較大時，可以采用復(fù)制邏輯的方式來縮短網(wǎng)線的路徑，如圖所示。　　圖 復(fù)制邏輯以提高器件的工作速度

分類：EDA/PLD/PLC 時間：2008-09-16 閱讀：1575 關(guān)鍵詞：復(fù)制邏輯以提高器件的工作速度邏輯

并行邏輯與串行邏輯

邏輯設(shè)計(jì)中經(jīng)常會遇到并行和串行邏輯的概念，并行邏輯通常需要大量的邏輯塊輸入，如圖1所示。采用并行邏輯后，可以減少邏輯的級數(shù)，從而改善設(shè)計(jì)的性能，提高器件工作速度。并行邏輯的速度提高是以器件的資源利用率...

分類：EDA/PLD/PLC 時間：2008-09-16 閱讀：2097 關(guān)鍵詞：并行邏輯與串行邏輯串行邏輯

全局時鐘緩沖器（BUFG）和第2全局時鐘資源

對于一些高扇出的信號，可以利用沒有被使用的全局時鐘緩沖器和第2全局時鐘資源來改善設(shè)計(jì)的性能，從而提高器件的工作速度。作為邏輯器件的高性能資源的一部分，應(yīng)該使其充分發(fā)揮作用。在計(jì)算Fmax的公式中，實(shí)際上我...

分類：EDA/PLD/PLC 時間：2008-09-16 閱讀：3100 關(guān)鍵詞：全局時鐘緩沖器（BUFG）和第2全局時鐘資源時鐘緩沖器寄存器

評估邏輯設(shè)計(jì)的工作速度

當(dāng)采用查找表結(jié)構(gòu)FPGA進(jìn)行設(shè)計(jì)時，設(shè)計(jì)者關(guān)心的另一個問題是所設(shè)計(jì)電路的工作速度和性能估計(jì)。盡管綜合工具可以對設(shè)計(jì)進(jìn)行優(yōu)化處理，并盡可能地提高設(shè)計(jì)的性能，但綜合工具的優(yōu)化算法與設(shè)計(jì)者的參數(shù)設(shè)置有關(guān)。筆者以...

分類：EDA/PLD/PLC 時間：2008-09-16 閱讀：1654 關(guān)鍵詞：評估邏輯設(shè)計(jì)的工作速度邏輯設(shè)計(jì)FPGA

可編程邏輯器件PLA乘積項(xiàng)陣列

PLA可編程邏輯陣列的特點(diǎn)是具有可編程的“與”門陣列和“或”門陣列。PAL的可編程陣列邏輯只有“與”門陣列是可編程的，而“或”門陣列是固定的，即不可以編柙 困此PLA結(jié)構(gòu)可以提供更多的共享通道資源，對設(shè)計(jì)者來說...

分類：EDA/PLD/PLC 時間：2008-09-12 閱讀：6151 關(guān)鍵詞：可編程邏輯器件PLA乘積項(xiàng)陣列PLA／可編程邏

CoolRunner-II器件的邏輯結(jié)構(gòu)

器件的工作速度利靈活的內(nèi)部結(jié)構(gòu)往往是設(shè)計(jì)者在選擇器件時非常關(guān)心的因素，這些因素完全取決于邏輯器件的內(nèi)部結(jié)構(gòu)．CPLD的拓?fù)浣Y(jié)構(gòu)通常是一和“粗顆粒”的總線形式，即由較大邏輯塊結(jié)構(gòu)、內(nèi)部互連總線、輸入/輸出接...

分類：EDA/PLD/PLC 時間：2008-09-12 閱讀：1613 關(guān)鍵詞：CoolRunner-II器件的邏輯結(jié)構(gòu)CoolRunne-Ⅱ器件

XMD軟件的調(diào)試設(shè)計(jì)

XMD(Xilinx Microprocessor Debugger)可以加快軟件程序的調(diào)試，它可以調(diào)試一塊實(shí)際的硬件板上的程序或在ISS(指令仿真器)上運(yùn)行的程序｀設(shè)計(jì)的調(diào)試模型如下圖所示。　　XMD一般不單獨(dú)運(yùn)行，而需要與其他工具一起使用(...

分類：EDA/PLD/PLC 時間：2008-09-12 閱讀：3787 關(guān)鍵詞：XMD軟件的調(diào)試設(shè)計(jì)仿真器XMD軟件

什么是C語言中的寬字符與多字節(jié)字符

C語言原本是在英文環(huán)境中設(shè)計(jì)的，主要的字符集是7位的ASCII碼，8位的byte（字節(jié)）是最常見的字符編碼單位。但是國際化軟件必須能夠表示不同的字符，而這些字符數(shù)量龐大，無法使用一個字節(jié)編碼。C95標(biāo)準(zhǔn)化了兩種表示...

分類：EDA/PLD/PLC 時間：2008-09-12 閱讀：11457 關(guān)鍵詞：什么是C語言中的寬字符與多字節(jié)字符C語言

關(guān)于C與C++程序的優(yōu)化問題

在高級語言中，程序的優(yōu)化主要應(yīng)該從數(shù)據(jù)結(jié)構(gòu)、算法、控制流程等方面入手。各種語言各有它自身的特點(diǎn)，我們只能根據(jù)具體的語言來說明代碼優(yōu)化的方法。當(dāng)然，高級語言太多，不可能把每一種語言都拉進(jìn)來，主要就談?wù)凜...

分類：EDA/PLD/PLC 時間：2008-09-12 閱讀：1405 關(guān)鍵詞：關(guān)于C與C++程序的優(yōu)化問題C++C程序

C/C++中構(gòu)造通用的對象鏈表

復(fù)雜的C/C++聲明并不是好的編程風(fēng)格；這里僅僅是教你如何去理解這些聲明。注意：為了保證能夠在同一行上顯示代碼和相關(guān)注釋，本文最好在至少1024x768分辨率的顯示器上閱讀。鏈表的難點(diǎn)在于必須復(fù)制鏈表處理函數(shù)來處...

分類：EDA/PLD/PLC 時間：2008-09-12 閱讀：2321 關(guān)鍵詞：C/C++中構(gòu)造通用的對象鏈表C/C++鏈表

匯編語法AT&T與匯編語法Intel的比較

gcc采用的是AT&T的匯編格式,MS采用Intel的匯編格式.一基本語法語法上主要有以下幾個不同.1、寄存器命名原則AT&T:%eaxIntel:eax2、源/目的操作數(shù)順序AT&T:movl%eax,%ebxIntel:

分類：EDA/PLD/PLC 時間：2008-09-12 閱讀：2755 關(guān)鍵詞：匯編語法AT&T與匯編語法Intel的比較匯編AT&TIntel

EDK工具自定義IP核

EDK工具自帶了豐富的IP核，方便用戶構(gòu)建復(fù)雜的嵌入式系統(tǒng)。用戶也可以通過EDK提供的CIP(Create or Import Penpheral)向?qū)順?gòu)建自己的IP核實(shí)現(xiàn)特定的一些功能來擴(kuò)充自己的IP庫，并達(dá)到IP核復(fù)用的目的。　　CIP在建立...

分類：EDA/PLD/PLC 時間：2008-09-11 閱讀：4690 關(guān)鍵詞：EDK工具自定義IP核EDKIP核

EDK工具中硬件平臺

EDK工具中硬件平臺部分的描述包含在MHS(MicroprocessorHardwareSpecification)文件中，這個文件是用高級語言格式描述處器器系統(tǒng)的硬件平臺。它是可編輯的文本文件，是用于綜合生成HDL網(wǎng)表的輸入文件，為后續(xù)的布局布...

分類：EDA/PLD/PLC 時間：2008-09-11 閱讀：1857 關(guān)鍵詞：EDK工具中硬件平臺EDK硬件

EDK簡介

EDK是Xilinx提供的用于構(gòu)建基于Xilinx FPGA的嵌入式系統(tǒng)設(shè)計(jì)工具套件，在本章中將系統(tǒng)地介紹該工具的有關(guān)些概念，并通過范例來說明其使用方法，以及嵌入式設(shè)計(jì)的技巧。　　基本的嵌入式設(shè)計(jì)流程如下圖所示。　　圖1 ...

分類：EDA/PLD/PLC 時間：2008-09-11 閱讀：6277 關(guān)鍵詞：EDK簡介EDKFPGA嵌入式系統(tǒng)

SmartXplorer技術(shù)

Xilinx在Xplorer技術(shù)的基礎(chǔ)上推出了更為強(qiáng)大的SmartXplorer技術(shù)，它不僅在提高時序性能和縮短運(yùn)行時間上比Xplorer做得更好，而且支持將任務(wù)分配到不同的機(jī)器上并行執(zhí)行。目前SmartXplorer還只能通過命令行來操作，而...

分類：EDA/PLD/PLC 時間：2008-09-11 閱讀：4372 關(guān)鍵詞：SmartXplorer技術(shù)SmartXplorerLinux

在ISE工具中使用Xplorer

如下圖所示，創(chuàng)建一個ISE工程。右擊(Process)窗口中的(Implement Design)選項(xiàng)，然后選擇(Category)—(Xplorer Properties)命令，在彈出的對話框中把(Xplorer Mode)的值改為(Timing Cloure)，并根據(jù)自己的情況設(shè)置其...

分類：EDA/PLD/PLC 時間：2008-09-11 閱讀：1837 關(guān)鍵詞：在ISE工具中使用XplorerXplorerISE

Xplorer時序收斂技術(shù)

時序收斂(TimingClosure)指時序的不斷逼近，原理是采用多次迭代(循環(huán))的技術(shù)。因此時序收斂就是一個不斷反復(fù)的過程，以確保設(shè)計(jì)中的每個路徑都滿足時序要求。Xplorer是Xilinx定義的，嵌入在ISE工具中時序收斂設(shè)計(jì)流...

分類：EDA/PLD/PLC 時間：2008-09-11 閱讀：2122 關(guān)鍵詞：Xplorer時序收斂技術(shù)Xplorer時序